基于CPLD／FPGA的多串口設(shè)計(jì)與實(shí)現(xiàn)

本文詳細(xì)介紹了CPLD／FPGA多串口設(shè)計(jì)的內(nèi)部構(gòu)成，對(duì)各個(gè)模塊的工作原理和關(guān)鍵信號(hào)進(jìn)行了分析，給出了EDA軟件仿真形波和測(cè)試結(jié)果。通過對(duì)FPGA／CPLD多串口的設(shè)計(jì)與實(shí)現(xiàn)，為嵌入式系統(tǒng)中串口的擴(kuò)展提供了一定的幫助。

發(fā)表于：8/2/2011

移頻鍵控信號(hào)測(cè)量系統(tǒng)設(shè)計(jì)

為了提高鐵路機(jī)車中移頻鍵控信號(hào)的測(cè)量精度，給出了一種利用FPGA和ARM處理器測(cè)量頻率的方法。該方法在FPGA中利用量化時(shí)鐘實(shí)時(shí)測(cè)量一組FSK信號(hào)周期長(zhǎng)度，并將測(cè)量數(shù)據(jù)存儲(chǔ)在FPGA內(nèi)部設(shè)計(jì)的雙口RAM中。FPGA通過設(shè)計(jì)的串口模塊將測(cè)量數(shù)據(jù)送給ARM處理器，ARM處理器對(duì)產(chǎn)生測(cè)量誤差的主要原因進(jìn)行分析，并對(duì)上、下邊頻切換時(shí)產(chǎn)生的畸變數(shù)據(jù)進(jìn)行處理，給出了時(shí)間間隔測(cè)量誤差的分析和補(bǔ)償方法。實(shí)驗(yàn)表明，該系統(tǒng)具有較好的抗擾動(dòng)能力，能夠滿足一般工業(yè)現(xiàn)場(chǎng)測(cè)試速率和精度的要求。

發(fā)表于：8/2/2011

一種基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計(jì)

可編程邏輯器件FPGA以其開發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢(shì)，廣泛應(yīng)用于通信、航空、醫(yī)療等領(lǐng)域，近年來(lái)在消費(fèi)電子領(lǐng)域中的應(yīng)用也日漸增加。為進(jìn)一步挖掘FPGA在家庭娛樂如游戲機(jī)開發(fā)與應(yīng)用中的巨大商機(jī)，介紹了一款以Altera公司FP-GA芯片為控制核心，附加少量外圍電路組成的乒乓球比賽游戲機(jī)。整個(gè)系統(tǒng)設(shè)計(jì)模塊劃分清晰：包括裁判端、選手端、控制端、顯示端及模擬乒乓球臺(tái)；功能齊全：包括發(fā)球權(quán)控制、犯規(guī)提示、局?jǐn)?shù)比分顯示等，模擬實(shí)際乒乓球比賽相似程度高。采用了VHDL語(yǔ)言編程實(shí)現(xiàn)，在QuartusⅡ8．1集成環(huán)境下進(jìn)行了模擬仿真，結(jié)果表明在設(shè)定的比賽規(guī)則下，游戲機(jī)運(yùn)行正常，通過進(jìn)一步優(yōu)化可將其商品化，推入市場(chǎng)。

發(fā)表于：8/2/2011

基于SRAM的可重配置電路PLD

基于SRAM的可重配置PLD（可編程邏輯器件）的出現(xiàn)，為系統(tǒng)設(shè)計(jì)者動(dòng)態(tài)改變運(yùn)行電路中PLD的邏輯功能創(chuàng)造了條件。PLD使用SRAM單元來(lái)保存字的配置數(shù)據(jù)決定了PLD內(nèi)部互連和功能，改變這些數(shù)據(jù)，也就改變了器件的邏輯功能。

發(fā)表于：8/2/2011

FPGA/CPLD助學(xué)小組 來(lái)啦！

發(fā)表于：8/2/2011

德州儀器 PowerStack 封裝技術(shù)投入量產(chǎn)

日前，德州儀器 (TI) 宣布 PowerStackTM 封裝技術(shù)產(chǎn)品出貨量已突破 3000 萬(wàn)套，該技術(shù)可為電源管理器件顯著提高性能，降低功耗，并改進(jìn)芯片密度。

發(fā)表于：8/2/2011

基于NiosⅡ的嵌入式高速邏輯分析儀

本設(shè)計(jì)通過在 Cyclone芯片中嵌入軟 CPU、數(shù)字 PLL、FIFO和 UART，實(shí)現(xiàn)了單片式 8路高速數(shù)字信號(hào)分析儀?？捎面I盤改變采樣速率，滿足對(duì)不同速率的數(shù)字信號(hào)進(jìn)行采樣；用點(diǎn)陣式 LCD顯示所采集的 8路數(shù)字信號(hào)；也可通過串口將采集的數(shù)據(jù)傳輸?shù)?PC機(jī)進(jìn)行存儲(chǔ)、處理和顯示。本設(shè)計(jì)的時(shí)鐘頻率昀高可 250MHz(CycloneⅡ芯片所支持的昀高工作頻率)，從而可以對(duì) 8路波特率為 50Mbs的數(shù)字信號(hào)進(jìn)行采集與顯示。

發(fā)表于：8/1/2011

基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計(jì)了一個(gè)多路信號(hào)采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語(yǔ)言Verilog HDL編程，通過采用CPLD使數(shù)據(jù)采集的實(shí)時(shí)性得到提高。

發(fā)表于：8/1/2011

基于Nios的溫備份智能容錯(cuò)系統(tǒng)的設(shè)計(jì)

如何保證系統(tǒng)的可靠性，是當(dāng)今科技應(yīng)用研究的熱點(diǎn)。現(xiàn)在常用的方法是：采用冗余技術(shù)提高系統(tǒng)的可靠性。常用的技術(shù)有：冷備份、溫備份和熱備份。冷備份指后備系統(tǒng)未運(yùn)行；溫備份指后備系統(tǒng)在工作系統(tǒng)停止之前啟動(dòng)并同步后才能停止運(yùn)行系統(tǒng)；熱備份指后備系統(tǒng)運(yùn)行并保持與工作系統(tǒng)時(shí)時(shí)同步。這些技術(shù)各有優(yōu)缺點(diǎn)。熱備份需要時(shí)時(shí)保持后援系統(tǒng)與工作系統(tǒng)的狀態(tài)一致，那么后援系統(tǒng)必須時(shí)時(shí)運(yùn)行，降低了系統(tǒng)的使用壽命，可冷備份又不能保證后援系統(tǒng)啟動(dòng)后與工作系統(tǒng)的狀態(tài)一致。

發(fā)表于：8/1/2011

采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計(jì)方法

本文介紹了一種基于ARM和CPLD的嵌入式視覺系統(tǒng)，可以實(shí)現(xiàn)顏色跟蹤。在硬件設(shè)計(jì)上，圖像采集和圖像處理分離，更利于系統(tǒng)功能的升級(jí)。而視覺處理算法更注重處理的效率和實(shí)時(shí)性，同時(shí)根據(jù)不同的需要有兩種模式可供選擇。最后給出了提高程序效率的一些建議和方法。與基于PC機(jī)的視覺系統(tǒng)相比，該系統(tǒng)功耗低、體積小，適合應(yīng)用于移動(dòng)機(jī)器人等領(lǐng)域。

發(fā)表于：8/1/2011