頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 用FPGA實現汽車視頻和圖形控制 LCD顯示器真是無處不在，在家庭、超市、體育館以及汽車內你都可以見到它們的身影。無疑車載LCD顯示系統是增長最快的市場。增長的動力包括：不斷下降的顯示器價格、不斷提升的用戶體驗、更多的產品性能以及車內消費類產品的集結。 發表于：8/10/2011 Xilinx Zynq-7000 EPP為創新開啟新時代 賽靈思Zynq-7000 可擴展處理平臺（EPP）將雙 ARM Cortex-A9 MPCore 處理器系統與可編程邏輯和硬 IP 外設緊密集成在一起，提供了靈活性、可配置性和性能的完美組合。圍繞其剛剛推出的可擴展處理平臺（EPP）， 賽靈思在今年3月發布了基于Zynq -7000新系列的首批器件。 發表于：8/10/2011 可實現快速鎖定的FPGA片內延時鎖相環設計 微電子技術的持續發展使得FPGA具有更高的系統集成度和工作頻率。系統性能較大程度上決定于系統的時鐘延遲和偏斜。由于FPGA具有豐富的可編程邏輯資源及時鐘網絡，隨之而來的時鐘延遲問題使得用戶設計的性能大打折扣。FPGA中的DLL模塊可提供零傳播延時，消除時鐘偏斜，從而進一步提高了FPGA的性能和設計的靈活性。 發表于：8/10/2011 一種高速幀同步和相位模糊估計的方法及其FPGA實現 本文既研究了高速條件下8PSK信號的幀同步問題，同時又對其相位模糊值進行估計。主要依靠并行結構，對傳統幀同步方法進行了簡化和改進，從而同時完成上述兩個任務。并且將該算法付諸FPGA實現，驗證了算法的有效性。 發表于：8/10/2011 Cosmic Circuits公司推出經硅驗證的40納米M-PHY CosmicCircuits，領先的差異化模擬和混合信號IP核提供商，日前宣布推出經硅驗證的40納米MIPIAllianceM-PHYSM解決方案。 發表于：8/10/2011 基于DSP和FPGA的嵌入式同步控制器實現 針對印染設備多單元同步控制中動態性和穩定性的問題，提出一種基于DSP和FPGA的嵌入式同步控制器設計方案。DSP作為運算控制的核心，負責控制算法的實現；FPGA作為數據采集模塊的核心，負責數據采集的實現。該系統具有結構靈活，通用性強的特點，且大大減少了系統的外圍接口器件，降低了成本。采用Bang-Bang控制和數字PID控制相結合的雙模控制算法，滿足了系統響應快速性和穩定性的要求，提高了可靠性，具有很高的實用價值。 發表于：8/9/2011 基于FPGA的步進電機加減速控制器的設計 本系統尋求一種基于FPGA控制的按指數規律升降速的離散控制算法，經多次運行，達到預期目標。本設計按照步進電機的動力學方程和矩頻特性曲線推導出按指數曲線變化的升降速脈沖序列的分布規律，因為矩頻特性是描述每一頻率下的最大輸出轉矩，即在該頻率下作為負載加給步進電機的最大轉矩。因此把矩頻特性作為加速范圍下可以達到(但不能超過)的最大輸出轉矩來擬訂升降速脈沖序列的分布規律，就接近于最大轉矩控制的最佳升降速規律。這樣能夠使得頻率增高時，保證輸出最大的力矩，即能夠對最大的力矩進行跟隨，能充分的發揮步進電機的工作性能，使系統具有良好的動態特性。 發表于：8/9/2011 FPGA設計中毛刺信號解析 任何組合電路、反饋電路和計數器都可能是潛在的毛刺信號發生器，但毛刺并不是對所有輸入都有危害，如觸發器的D輸入端，只要毛刺不出現在時鐘的上升沿并滿足數據的建立保持時間，就不會對系統造成危害。而當毛刺信號成為系統的啟動信號、控制信號、握手信號，觸發器的清零信號(CLEAR)、預置信號(PRESET)、時鐘輸入信號(CLK)或鎖存器的輸入信號時就會產生邏輯錯誤。在實際設計過程中，應盡量避免將帶有毛刺的信號直接接入對毛刺敏感的輸入端上，對于產生的毛刺，應仔細分析毛刺的來源和性質，針對不同的信號，采取不同的解決方法加以消除。 發表于：8/9/2011 基于FPGA的PCM3032路系統信號同步數字復接設計 本文主要依據PCM30／32基群信號的特點，結合FPGA建模仿真，利用QuartusⅡ8．0仿真綜合軟件，實現4路低速信號的同步時分復用，提高信號傳輸效率；并在分解端將其分解還原為4路原始信號。功能仿真結果正確，在允許的信號延時下實現了系統主要功能。系統基于FPGA的設計，便于功能修改和擴展，只需實時修改內部參數即可。 發表于：8/9/2011 基于TMS320C6416與FPGA的實時光電圖像識別系統 但在實際應用中，待識別的目標圖像需要經過圖像預處理和畸變處理等操作。針對圖像的實時處理要求，本文將聯合變換相關識別系統與數字信號處理中的雙CPU技術相結合，采用“FPGA+DSP+ARM”架構，研究與設計一種新型的光電混合圖像識別系統。利用TMS320C6416與FPGA完成目標圖像的采集與處理，利用ARM9處理器S3C2440完成對相關功率譜的采集與目標圖像識別，從而實現畸變不變模式識別的快速和準確性。并實現了該系統的智能化和網絡化。 發表于：8/9/2011 ?…361362363364365366367368369370…?
