頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 模塊化FPGA設計在某雷達接收機中的應用 本方案充分利用軟件的處理能力和對FPGA模塊化設計的思想，提高了中頻數字接收機的靈活性，并使FPGA單元易于分塊編寫，易于分塊調試，易于修改。基于該模塊化FPGA的數字雷達接收機已調試成功，并已開始使用。 發表于：7/27/2011 采用FPGA實現視頻應用中的OSD設計 近年來，數字視頻監控系統在銀行、高速公路、樓宇等各個領域取得了廣泛的應用。在數字視頻監控系統中，OSD(On Screen Display)技術是不可或缺的部分。OSD為用戶提供友好的人機界面，能夠使用戶獲得更多的附加信息。本文介紹的系統是基于TI DSP TMS320DM6?3與FPGA的完整視頻監控系統，支持1路視頻的輸入和1路視頻輸出，此外還提供網絡接口。 發表于：7/27/2011 用PSoC Express實施透明無代碼PSoC應用開發 PSoC作為可編程的系統級芯片(SoC)，克服了SoC制設計制造周期長和成本高的缺點。其集成了微控制器以及嵌入式系統中通常位于微控制器周圍的模擬及數字組件。它具有混合信號ASIC的優勢，同時又無需ASIC NRE或設計完成時間。從而幫助客戶節約設計時間和板上面積，降低了功耗及系統成本。 發表于：7/27/2011 ARM7與FPGA在工業控制中的結合應用 工業控制中往往需要完成多通道故障檢測及多通道命令控制（這種多任務設置非常普遍），單獨的CPU芯片由于其外部控制接口數量有限而難以直接完成多路檢控任務，故利用ARM芯片與FPGA相結合 發表于：7/27/2011 基于CPLD的容錯存儲器的設計實現 存儲器是電路系統中最常用的器件之一，采用大規模集成電路存儲芯片構成。實際統計表明，存儲器在太空應用中的主要錯誤是由瞬態錯誤(也叫單個事件擾動，SEU)所引起的一位錯[1]或者相關多位錯，而隨機獨立的多位錯誤極少。半導體存儲器的錯誤大體上分為硬錯誤和軟錯誤，其中主要為軟錯誤。硬錯誤所表現的現象是在某個或某些位置上，存取數據重復地出現錯誤。出現這種現象的原因是一個或幾個存儲單元出現故障。軟錯誤主要是由α粒子引起的。存儲器芯片的材料中含有微量放射性元素，他們會間斷地釋放α粒子。這些粒子以相當大的能量沖擊存儲電容，改變其電荷，從而引起存儲數據的錯誤。引起軟錯誤的另一原因是噪聲干擾。同時在太空環境下，在帶電粒子足夠能量撞擊下，存儲器的存儲單元中的位發生翻轉從而產生SEU錯誤 ［2］ 。本文設計實現了用CPLD技術和糾檢錯芯片對存儲器進行容錯，大大提高了系統的可靠性。下面是具體容錯存儲器和門警電路的設計。 發表于：7/27/2011 基于CPLD的IRIG-B碼對時方式在繼電保護裝置中的應用 時間的精確和統一是變電站自動化系統的最基本要求。只有電力系統中的各種自動化設備(如故障錄波器、繼電保護裝置、RTU微機監控系統等)采用統一的時間基準，在發生事故時，才能根據故障錄波數據，以及各開關、斷路器動作的先后順序和準確時間，對事故的原因、過程進行準確分析。統一精確的時間是保證電力系統安全運行，提高運行水平的一個重要措施。全球定位系統(GPS)的出現為實現這些需求提供了可能。 發表于：7/27/2011 在FPGA中置入可配置的32位處理器增加設計靈活度 嵌入式系統與桌面PC結構非常不同，但其底層技術發展卻是一樣的，而且遵循著類似發展趨勢。當桌面PC轉向64位架構來滿足不斷增長的存儲器要求時，嵌入式系統也由于同樣的原因快速轉向32位處理器。桌面/服務器計算市場主要圍繞x86架構，大多數創新和差異都在系統級，如雙核、四核或多核架構、集成圖像處理器單元和存儲器控制器等等。同樣，嵌入式系統則主要圍繞簡單的32位RISC處理器，多核架構、集成外設以及可配置處理等系統級進展，使得設計人員能夠快速適應不斷 發表于：7/27/2011 IC的22nm時代來臨 450mm硅片大勢所趨 每年七月在美國加州舉行的Semicon West展覽會是全球最大的半導體設備與材料展覽會之一。由于展覽會在七月舉行，正好上半年已過，所以在會議期間許多高管會對產業的發展與前景發表看法。本文試圖綜合展覽會與產業于上半年的進展加以概括，討論一些業界特別關注的課題。 發表于：7/27/2011 基于FPGA的實時無損數據壓縮系統設計 在工業生產和科研中，通常要對信號進行長時間高速采樣，會產生大量采樣數據。在一些特殊環境下，受體積和功耗的限制，不能添加過多存儲器，需要引入數據壓縮技術來解決。軟件壓縮算法的運算量較大，需要很高的CPU運算速度和數據緩存空間，所以軟件壓縮一般應用在對時間要求不高的非實時壓縮場合。而對運行速度有特殊要求的情況下，對數據的實時壓縮一般都要用硬件實現。有損壓縮之后數據進行重構，與原來的數據有所不同。多數數據采集系統因被測對象的不確定性，需要采用無損數據壓縮。由于LZW無損壓縮算法具有自適應特性，在對信號統計特性不明確的情況下仍然有較好的壓縮效果。結合FPGA的高集成度、低功耗、靈活性及并行運算的特性，該設計用FPGA硬件實現LZW算法，以提高系統的實時壓縮能力。 發表于：7/27/2011 基于FPGA實現CPCI數據通信 以PCI9054為核心介紹了CPCI板卡與嵌入式CPU板卡之間高速數據通信系統接口的軟硬件設計。PCI9054因其靈活和方便的接口功能，使操作者只需關心LOCAL BUS接口電路的時序設計，并且利用其傳輸速率高的特性，可以幫助一些對實時性要求較高的系統解決其傳輸數據的問題。 發表于：7/26/2011 ?…368369370371372373374375376377…?
