頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 SpringSoft運(yùn)用先進(jìn)的低功耗設(shè)計(jì)偵錯解決方案簡化低功耗芯片的驗(yàn)證工作 全新的Verdi Power-aware Debug Module實(shí)現(xiàn)運(yùn)用RTL與UPF/CPF低功耗設(shè)計(jì)的直觀化及其偵錯與分析自動化 發(fā)表于：2/9/2010 兩大技術(shù)強(qiáng)強(qiáng)聯(lián)合Altium NanoBoard 3000 系列新增高性價比選件 去年 9 月發(fā)布基于 NanoBoard 3000 的快速原型設(shè)計(jì)全新方案后，Altium日前又宣布推出采用 Altera Cyclone III® FPGA 的最新 NanoBoard 3000，從而進(jìn)一步擴(kuò)展了這一理念。 發(fā)表于：2/8/2010 在40-nm 工藝節(jié)點(diǎn)實(shí)現(xiàn)世界上最先進(jìn)的定制邏輯器件 Altera于2008年第二季度推出Stratix® IV和HardCopy® IV器件系列標(biāo)志著世界上首款40-nm FPGA和業(yè)界唯一40-nm ASIC 無風(fēng)險移植途徑的誕生。Altera 通過三年周密的規(guī)劃和開發(fā)，并與代工線合作伙伴臺積電(TSMC) 協(xié)作，最終獲得成功，交付定制邏輯器件展示了無可爭議的產(chǎn)品領(lǐng)先優(yōu)勢。Altera 隨后于2009 年第一季度發(fā)布Arria® II GX 和Stratix IV GT FPGA 系列，實(shí)現(xiàn)了業(yè)界最全面的收發(fā)器系列產(chǎn)品。 發(fā)表于：2/8/2010 基于Petri網(wǎng)的并行控制器的VHDL實(shí)現(xiàn) Petri網(wǎng)是離散事件系統(tǒng)建模的重要工具，本文使用硬件描述語言VHDL實(shí)現(xiàn)了基于Petri網(wǎng)的并行控制器。文中通過一個液位控制系統(tǒng)實(shí)例具體介紹了這一方法，并通過仿真波形證明了該方法的正確性。這對于離散事件系統(tǒng)并行控制器的設(shè)計(jì)具有十分重要的意義。 發(fā)表于：2/8/2010 低功耗FPGA電子系統(tǒng)優(yōu)化方法 首先與實(shí)測系統(tǒng)功耗進(jìn)行對比，驗(yàn)證了Xilinx公司ISE軟件包中FPGA功耗估算工具XPower的準(zhǔn)確性。然后對FPGA設(shè)計(jì)中影響系統(tǒng)功耗的幾個相互關(guān)聯(lián)的參數(shù)進(jìn)行取樣，通過軟件估算不同樣點(diǎn)下的系統(tǒng)功耗，找到功耗最低的取樣點(diǎn)，得到最佳設(shè)計(jì)參數(shù)，從而達(dá)到優(yōu)化系統(tǒng)設(shè)計(jì)的目的。實(shí)驗(yàn)中通過這種方法，在一個FPGA讀寫SRAM的系統(tǒng)中，在單位時間讀寫操作數(shù)固定的條件下，選取了讀寫頻率與讀寫時間占空比這兩個參數(shù)來優(yōu)化系統(tǒng)功耗。最終測試數(shù)據(jù)證明了該方法的正確性。 發(fā)表于：2/5/2010 用中檔FPGA實(shí)現(xiàn)高速DDR3存儲器控制器 由于系統(tǒng)帶寬不斷的增加，因此針對更高的速度和性能，設(shè)計(jì)人員對存儲技術(shù)進(jìn)行了優(yōu)化。下一代雙數(shù)據(jù)速率（DDR）SDRAM芯片是DDR3 SDRAM。 DDR3 SDRAM具有比DDR2更多的優(yōu)勢。這些器件的功耗更低，能以更高的速度工作，有更高的性能（2倍的帶寬），并有更大的密度。與DDR2相比，DDR3器件的功耗降低了30％，主要是由于小的芯片尺寸和更低的電源電壓（DDR3 1.5V而DDR2 1.8V）。 發(fā)表于：2/4/2010 優(yōu)化FPGA功耗的設(shè)計(jì)技術(shù) 無論從微觀到宏觀、從延長電池壽命到減少全球變暖的溫室效應(yīng)等等，各種不同因素都在迅速推動系統(tǒng)設(shè)計(jì)人員關(guān)注節(jié)能問題。一項(xiàng)有關(guān)設(shè)計(jì)優(yōu)先考慮事項(xiàng)的最新調(diào)查指出，大部分工程師已把功耗排在首位，或者是將其緊跟在性能、密度和成本之后。 發(fā)表于：2/4/2010 基于NIOS嵌入式軟核的硬盤錄像機(jī)的設(shè)計(jì)與實(shí)現(xiàn) 以硬盤錄像機(jī)的設(shè)計(jì)為例，介紹了NIOS嵌入式軟核的工作流程、開發(fā)步驟和使用方法。 發(fā)表于：2/4/2010 基于FPGA嵌入式系統(tǒng)的雷達(dá)信號模擬器 結(jié)合FPGA嵌入式系統(tǒng)具有硬件電路高并行度和軟件編程控制簡單的特點(diǎn)，設(shè)計(jì)了一套基于FPGA嵌入式系統(tǒng)的雷達(dá)信號模擬器，能夠完成雷達(dá)中頻和視頻信號、雜波和干擾信號的模擬，實(shí)現(xiàn)雷達(dá)系統(tǒng)在不具備實(shí)際接收前端的情況下對雷達(dá)后級的調(diào)試，信號產(chǎn)生和時序控制功能均在嵌入微處理的FPGA中完成，外圍電路簡單，具有很好的工程實(shí)用價值。 發(fā)表于：2/3/2010 基于FPGA的動態(tài)可重配置短波收發(fā)機(jī) 使用基于模塊化的動態(tài)部分重配置技術(shù)，構(gòu)建了基于FPGA的動態(tài)可重配置軟件無線電系統(tǒng)平臺，并在該平臺上設(shè)計(jì)了動態(tài)可重配置MIL-STD-188-110B短波收發(fā)機(jī)系統(tǒng)。與傳統(tǒng)的全局靜態(tài)重配置系統(tǒng)相比，動態(tài)可重配置系統(tǒng)擴(kuò)展性好，配置速度快，用于存儲配置比特流所需的空間較少，配置控制方式比較靈活。 發(fā)表于：2/3/2010 ?…483484485486487488489490491492…?
