賽靈思針對工業(yè)自動化簡化實(shí)時以太網(wǎng)網(wǎng)絡(luò)開發(fā)
發(fā)表于:3/19/2010
基于FPGA實(shí)現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)
發(fā)表于:3/19/2010
AES算法的可配置硬件結(jié)構(gòu)設(shè)計與實(shí)現(xiàn)
發(fā)表于:3/18/2010
基于CPLD器件在時間統(tǒng)一系統(tǒng)中的應(yīng)用
發(fā)表于:3/17/2010
JPEG2000 MQ編碼器的設(shè)計與實(shí)現(xiàn)
發(fā)表于:3/17/2010
基于FPGA的永磁同步電機(jī)控制器設(shè)計
發(fā)表于:3/17/2010