頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 Xilinx 在 ARM TechCon 2015 展示其實現產業大趨勢發展的強大實力 2015年11月12日， 北京——賽靈思于 2015 年 11 月 10 日至 12 日在加利福尼亞州圣克拉拉會議中心舉行的 ARM® TechCon 2015 大會上通過一系列演講與演示展示了其業界首款 16nm All Programmable MPSoC（即 UltraScale+? MPSoC）。賽靈思推出的解決方案突出展現了其實現產業大趨勢發展的強大實力。 發表于：11/14/2015 工程師十年總結：LED設計經典問題解答 通過十多年對LED設計的潛心研究和學習。本人收集了LED應用設計中一些經典性的基礎問題分享給大家。其中涉及到內容有單個LED的流明效率與用LED 作光 源構成的燈具的流明效率異同分析，LED的結溫原理及結溫升高會對LED產生的影響問題，靜電破壞的原理以及列舉一些類型的LED容易受靜電破壞導致失 效，探討LED路燈防雷能用一個壓敏電阻的問題，解讀設計高品質LED驅動電路的方法和選擇和設計LED驅動電源時要考慮哪些因素等問題。 發表于：11/12/2015 基于VHDL的漢明碼編解碼器實現 介紹了漢明碼的原理，分析了漢明碼編碼、解碼電路設計思路。利用VHDL語言設計（7，4）漢明碼編解碼器并通過Quartus II仿真平臺進行仿真驗證，最后下載到FPGA芯片EP1K30QC208-2實現了漢明碼編解碼電路。仿真及實驗結果證明，該方法實現的漢明碼編解碼電路方案正確，并具有速度快、修改方便、可移植性好等優點。 發表于：11/5/2015 實時陣列信號處理系統設計 根據實際項目需求設計了一種實時陣列信號處理系統，采用多路高速光纖作為數據輸入、輸出接口；4片處理器組成互聯的拓撲結構，任何兩片處理器之間都可以互相傳送數據，多片處理器可同時對數據進行高速處理；系統配備了大容量存儲器，可滿足大量數據的存儲要求；采用兩片現場可編程門陣列器件對系統接口、時序進行控制；為每片處理器分配了處理任務，并對信號處理算法運行時間及數據傳輸時間進行評估。該系統已在實際項目中運行，充分滿足項目要求，運行穩定，驗證了本系統設計的可行性。 發表于：11/3/2015 基于AES的可重構加密系統的FPGA設計 針對傳統軟件加密方法在速度和資源消耗上的不足，提出了基于AES高級加密標準的硬件設計方案。采用了目前流行的EDA技術，在FPGA芯片上實現一種可重構的加密系統，利用硬件描述語言實現加密算法中的移位、S盒置換函數、線性反饋移位寄存器等功能，設計輸入、模型綜合、布局布線、功能仿真都在Altera公司的Quartus II開發平臺中完成，產生的下載文件通過Cyclone系列的FPGA芯片進行測試。實驗結果表明，該系統具有獨特的物理安全性和高速性。 發表于：11/2/2015 萊迪思半導體與Leopard Imaging攜手推出適用于工業應用的USB 3.0攝像頭 適用于工業應用的全新USB 3.0攝像頭模塊采用萊迪思的MachXO3? FPGA和USB 3.0傳感器橋接參考設計 MachXO3 FPGA可提供高達900 Mbps的I/O速率，可將高質量視頻圖像按照任何所需的格式進行轉換，無需犧牲視頻系統的整體性能 發表于：10/31/2015 當自動駕駛汽車遇上道德抉擇 該文鎖定一個棘手的問題：“當遭遇無可避免的事故，自動駕駛汽車的反應該如何被編程？自動駕駛車輛是否該將人命的損失減到最小，甚至意味著得犧牲車上乘員？或者是它應該要不計代價保護所有的乘客？它該在這兩個極端中隨機做選擇嗎？” 發表于：10/29/2015 基于壓縮感知的低能耗圖像傳感器節點研究 在無線多媒體傳感器網絡中，多媒體傳感器節點的能耗問題是限制其應用和發展的重要因素。從圖像編碼復雜度和編碼壓縮率方面對節點的能耗進行分析，研究基于壓縮感知（CS）的圖像編碼理論和節點的能耗模型。然后結合能耗模型，通過實驗仿真分析DCT-CS圖像編碼方案和JEPG圖像編碼方案的圖像編碼和傳輸總能耗。實驗結果表明，相比于JPEG方案，DCT-CS方案能夠降低節點的總能耗。最后，在STM32F103和CC2530硬件平臺上完成基于DCT-CS編碼的圖像傳感器節點軟、硬件設計，以達到降低節點能耗的目的。 發表于：10/20/2015 基于FPGA同步時鐘測量系統的研究及實現 為精確地測量煤礦探水雷達的發射機與接收機之間同步時鐘信號的時間差，設計和實現了基于FPGA的高精度同步時鐘信號時間差測量系統。提出了一種利用脈沖計數法和量化延時法相結合的精密測量新方法，最高分辨率為200 ps。測試和實驗結果表明，該系統能夠精確地測量同步時鐘信號的時間差，并能讓時間差在LCD上顯示，進行存儲和在上位機上繪制曲線，該系統對同步時鐘信號的時間差進行矯正起了很大的作用，已經用于煤礦探水雷達同步時鐘信號的測量中。 發表于：10/20/2015 4模集合余數系統比例變換 數值縮放(scaling)和奇偶檢測等的高效VLSI實現已經成為剩余數系統(RNS)研究的瓶頸問題。該文基于4模集合{2n，22n+1，2n+1，2n-1}，在新中國余數定理的基礎上，提出了該模集合優化的2n比例變換優化算法，并基于VLSI實現其硬件結構。分析結果表明,該2n比例變換的VLSI實現具有更好的面積和功耗特性。 發表于：10/20/2015 ?…178179180181182183184185186187…?
