頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 Altera與Intrinsic-ID合作，開發世界上最安全的高端FPGA 2015年10月13號，北京——Altera公司(NASDAQ: ALTR)和Intrinsic-ID公司——物理不可克隆功能(“PUF”)技術的領先供應商，宣布雙方在Altera Stratix® 10 FPGA和SoC高級安全解決方案集成上展開合作。基于PUF的密鑰存儲是目前很多國防和基礎設施應用的新需求，要求安全的捆綁軟件和硬件功能，防止系統被克隆。Intrinsic-ID的PUF技術集成在Stratix 10 FPGA和SoC中，極大的增強了器件的安全特性，滿足了系統中使用的所有元器件日益增長的安全需求。 發表于：10/19/2015 視頻陣列處理器數據加載電路的設計與實現 隨著多種視頻編解碼標準和視頻算法的提出，視頻處理器高效性和靈活性顯得更為重要。針對視頻陣列處理器中數據加載速率與陣列處理單元處理不匹配的問題，通過對視頻編解碼標準算法的分析，深度挖掘數據訪存冗余和傳輸的特點，在可編程可重構體系結構下，設計了支持灌入和Cache兩種工作模式的數據加載電路，并進行了功能仿真和FPGA驗證。結果表明，該電路能夠滿足1 080P視頻處理對數據加載的要求，采用Desgin Compiler在SMIC 0.13 ?滋m CMOS工藝標準單元庫下綜合，頻率可達197 MHz。 發表于：10/19/2015 基于FPGA的C/S模式網絡硬盤設計與實現 針對目前多數B/S(Browser/Server，瀏覽器/服務器)模式網絡硬盤存在的安全性問題以及文件格式和文件大小受限等問題，提出并實現了一種基于FPGA的C/S（Client/Server，客戶端/服務器)模式網絡硬盤，分別在用戶層、內核層對NFS(Network File System,網絡文件系統）服務器、FAT32文件系統進行了設計及改進，并在硬件層設計了硬盤控制器IP核及其所需的驅動程序，最后通過Petalinux操作系統移植到Microblaze中，利用軟硬件協同設計的方式在XUPV5_LX110T開發板上驗證通過。驗證結果表明，該網絡硬盤可實現遠程文件在線訪問及其他基本操作，并且對文件格式、單個文件大小無限制。 發表于：10/15/2015 基于FPGA的數字卷積加減速算法的設計與實現 為了減小計算量，引入了數字卷積采用FPGA硬件編程的方式實現加減速控制算法，提高了算法的穩定性和運算速度；為了減小速度誤差和位置誤差，在不同情況下采用相應的補償算法來實現對定點數運算過程中的余數處理；針對數字卷積運算之前產生的余數，在速度序列的末尾添加速度補償序列來消除余數誤差；對于數字卷積運算過程中產生的余數，采用余數累加的方式來減小余數誤差。 發表于：10/15/2015 基于輪廓PCA的字母手勢識別算法研究 提出了一種改進的手勢檢測識別算法。首先對采集的手勢圖像綜合運用Krisch算子的背景差分與膚色分割等算法進行預處理，然后根據手勢的方向去除胳膊等非目標，截取手型區域。最后對手型圖像進行輪廓檢測，根據手型輪廓的二值圖像進行PCA降維，并與投影降維后的樣本計算空間距離，從而進行手勢分類。通過此方法可以快速、準確地檢測到手型區域，識別手型含義，且具有實時性。 發表于：10/14/2015 2×4 MIMO-OFDM系統中 K-Best檢測器的設計與實現 基于貝爾實驗室V-BLAST結構構建了2×4 MIMO-OFDM系統模型，并確定了該模型下K-Best算法的K值。之后對K-Best檢測器進行了硬件架構設計，采用Xilinx Virtex-5芯片對所設計檢測器加以實現，并給出檢測器資源消耗和時鐘頻率等性能指標，最后通過仿真驗證檢測器正確性。 發表于：10/12/2015 歐盟將無條件批準英特爾收購Altera 路透社今日援引兩位知情人士的消息稱，歐盟很快將無條件批準英特爾收購Altera交易。英特爾今年6月1日宣布，將以約167億美元的現金收購可編程邏輯芯片巨頭Altera。英特爾此舉旨在強化公司的數據中心芯片業務，開發用于汽車、智能手表和其他“物聯網”設備芯片。 發表于：10/12/2015 全新VersaClock 6可編程時鐘發生器能夠提供屢獲殊榮的IDT VersaClock 系列產品的最佳的性能 美國加利福尼亞州圣何塞，2015年10月9日 - IDT公司（IDT®）（NASDAQ：IDTI）今天宣布推出VersaClock®6可編程時鐘發生器系列，能夠針對要求苛刻的高性能應用提供高靈活性和低功耗的時序解決方案。VersaClock®6系列產品具有低于500飛秒（fs）的RMS（均方根）相位抖動，能夠提供屢獲殊榮的IDT VersaClock 系列產品目前最佳的性能，實現了抖動性能、靈活性和低工作功耗的出眾組合。 發表于：10/11/2015 基于FPGA和DSPIC30F6014A的數據記錄器設計 針對目前飛行數據記錄器對數據的大容量和高速存儲的需求，提出了一種以DSPIC30F6014A控制USB接口芯片CH378讀寫U盤數據，并添加FPGA控制讀寫大容量Flash數據作為高速數據緩沖以實現脫離計算機存儲高速大容量數據至U盤的設計方案。該方案能夠實現大容量數據存儲功能，并能夠極大地提高U盤讀寫數據的速度，具有設備體積小、成本低和便于攜帶等優點，很大程度緩解了數據存儲的壓力，具有很廣闊的應用前景。 發表于：10/11/2015 基于FPGA高速圖像數據的存儲及顯示設計 設計了一種基于FPGA控制Nand Flash陣列實現高速流水線式存儲的方案。設計利用FPGA作為主控制器，通過CameraLink輸入通信接口將圖像數據經過一/二級緩存寫入Flash存儲陣列中，并采用DMA傳輸技術將存儲后的圖像數據上傳至計算機硬盤中作進一步處理；同時，利用SDRAM顯存實時刷新數據，FPGA構造相應的VGA信號，最終實現100 MB/s圖像數據的實時顯示。 發表于：10/11/2015 ?…179180181182183184185186187188…?
