頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 外資力薦高通并賽靈思對抗英特爾 時值歲末，但半導體業購并可能還有壓軸，花旗半導體業分析師ChristopherDanely17日評估所有可能物件后認為，臺積電客戶賽靈思(Xilinx)目前最具賣相，可能買主則是看上高通。 發表于：11/20/2015 基于FPGA的實時圖像邊沿檢測系統的實現 邊緣檢測是圖像處理中一個重要的分支，它的實現對于進行更高層次的圖像識別和理解等有著重大的影響。系統采用FPGA+SDRAM實現了實時圖像的邊沿檢測。硬件采用流水線與并行處理的方式，提高了圖像處理的速率；算法實現結合了硬件語言編程與IP核模塊，減小了開發周期，增強了系統的靈活性。實驗結果顯示，該系統能夠有效地實現實時圖像的邊沿檢測，且檢測效果較好，能夠滿足后續圖像處理的需求。 發表于：11/19/2015 京微雅格：FPGA集成硬核MCU已成普遍趨勢 京微雅格成立于2005年，是國內少有的幾家FPGA公司。目前已經形成有了主打的云、山、河、星四大產品系列。實際上，在國際上已經有了四家著名的FPGA公司，兩強是Xilinx和Altera，還有兩家規模相對較小，但是技術特點突出的Lattice和Microsemi。 發表于：11/19/2015 Altera榮獲Frost & Sullivan全球FPGA技術創新領先獎 2015年11月12號，北京——Altera公司(NASDAQ: ALTR)榮獲分析公司Frost & Sullivan的全球FPGA技術創新領先獎，表彰Altera在技術特性和未來業務價值方面更勝一籌。該獎項彰顯Altera在其Arria® 10 FPGA中實現IEEE 754單精度硬核浮點DSP (數字信號處理)模塊——處理速率高達1.5 TFLOPS (每秒萬億次浮點運算)，進一步提高了數字系統設計的能效和生產效率。Altera的可編程器件幫助客戶針對大數據和搜索應用、數據中心加速、軍事通信和高性能計算等需要高精度計算的領域來優化設計。可以在http://bit.ly/1jSACuI上下載獲獎總結報告。 發表于：11/18/2015 基于AD9914寬帶線性調頻源的設計及實現 介紹了一種基于ADI公司最新器件AD9914設計的寬帶微波中頻線性調頻源，其瞬時工作帶寬超過1 000 MHz，克服了國內研究處于200 MHz～400 MHz帶寬的技術難題。同時，提出了一種利用DDS可編程特性對信號的相位進行分段補償從而獲得高邊帶抑制比的方法。 發表于：11/18/2015 一種基于FPGA的閥基電子設備的研制 閥基電子設備是換流閥系統中的重要設備，主要承擔對換流閥中各門級驅動單元觸發和監測的工作，是連接控制保護系統和換流閥的執行設備，其穩定可靠性對換流閥的安全運行起著至關重要的作用。設計了一種應用于高壓直流輸電系統中的閥基電子設備，該設備以FPGA為核心控制，雙電源冗余設計，對外通信接口均為光纖，并采用頻移鍵控方式對觸發命令進行編碼。實驗證明了該設備具有實用性、可靠性和可擴展性，輸出的各路脈沖寬度調制波形具有高精度的同步一致性，有效地保證了換流閥的穩定運行。 發表于：11/18/2015 2015年“天河二號”實現六連冠 ”中國軍團”占據109席 北京11月17日最新公布的全球超級計算機500強榜單顯示，中國“天河二號”超級計算機在運算速度排名中連續第六次問鼎。在TOP500榜單中，“中國軍團”占據109席、占據21.8%的份額。 發表于：11/18/2015 基于可重構技術的DSP任務動態加載方法研究 針對國產異構多核微系統中DSP處理器任務的調度和啟動的需求，基于可重構技術，提出了一種DSP任務動態加載方法。利用DSP處理器的HPI接口作為程序注入接口，在FPGA芯片中構建了具有總線隔離機制的配置通路，在SPARC V8處理器中以軟件驅動的形式，實現了DSP任務動態加載。測試結果表明，所提出的DSP任務動態加載方法用時135 ms即可完成280 KB大小的程序注入及DSP處理器的任務加載，滿足微系統的實時性需求。 發表于：11/17/2015 基于PCIE總線主模式DMA高速數據傳輸系統設計 介紹了一種基于PCIE總線主模式DMA高速數據傳輸系統的設計。該系統利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系統。實驗利用自行開發的PCIE接口板實現了單字讀寫及DMA讀寫的傳輸方式，并在上位機軟件界面上及ChipScope中顯示并驗證了讀寫數據的正確性，經實驗表明傳輸速率可穩定在400 MB/s左右。 發表于：11/15/2015 基于自適應TIADC的頻譜模塊設計 通過對時間交替采樣(Time-interleaved ADC，TIADC)理論和下變頻快速傅里葉(Fast Fourier Transform，FFT)的研究，提出一種復用FFT結構的自適應TIADC頻譜分析設計方案。該方案首先通過四通道ADC進行時間交替高速采樣，并采用頻域互譜法估計時延誤差，利用Farrow濾波器進行自適應校正；然后對采樣數據作下變頻處理，并復用FFT模塊，實現高速采樣的頻譜分析；最后通過FPGA實驗驗證，證明自適應TIADC的頻譜模塊設計不僅能準確反映采集信號頻譜信息，而且硬件資源開銷相對減小。 發表于：11/15/2015 ?…177178179180181182183184185186…?
