欧美午夜在线观看,欧美高清一区二区,亚洲欧美一二三区

頭條

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開(kāi)發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。

一種抑制電路溫度漂移影響的高溫測(cè)量系統(tǒng)

設(shè)計(jì)了一種耐155 ℃高溫的井下測(cè)量系統(tǒng)，為了滿足多通道信號(hào)的測(cè)量，其前置放大電路采用分時(shí)復(fù)用的工作機(jī)制，刻度信號(hào)與目標(biāo)信號(hào)通過(guò)模擬開(kāi)關(guān)分時(shí)送至前置放大器。發(fā)射電流經(jīng)取樣后得到參考信號(hào)，運(yùn)用數(shù)字相敏檢波算法計(jì)算其幅度和相位，為分時(shí)導(dǎo)通的刻度信號(hào)和目標(biāo)信號(hào)提供相位基準(zhǔn)。通過(guò)對(duì)模擬通道進(jìn)行實(shí)時(shí)的刻度，確保測(cè)量結(jié)果不隨電路的溫度漂移而發(fā)生變化。實(shí)驗(yàn)結(jié)果表明，該方法能有效地抑制溫漂對(duì)測(cè)量系統(tǒng)的影響。

發(fā)表于：10/11/2015

基于ARM+FPGA的引信信息測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

引信信息交聯(lián)信號(hào)具有快速性、瞬時(shí)性和高頻率等特性。通過(guò)嵌入式系統(tǒng)和FPGA設(shè)計(jì)實(shí)現(xiàn)了一種引信信息交聯(lián)信號(hào)的測(cè)試系統(tǒng)，能同時(shí)對(duì)多路引信交聯(lián)信息進(jìn)行實(shí)時(shí)檢測(cè)、信息發(fā)送裝定和反饋，通過(guò)對(duì)高頻瞬時(shí)信號(hào)的信息處理，設(shè)計(jì)專用調(diào)制解調(diào)與編碼解碼電路和人機(jī)交互應(yīng)用程序。設(shè)計(jì)的測(cè)試系統(tǒng)經(jīng)過(guò)多次試驗(yàn)，驗(yàn)證了其有效性和準(zhǔn)確性。

發(fā)表于：10/9/2015

Xilinx多重處理系統(tǒng)芯片提前出貨

賽靈思(Xilinx)宣布提早一季為首位客戶出貨業(yè)界首款16nm多重處理系統(tǒng)晶片(MPSoC)。早期版本的Zynq UltraScale+ MPSoC讓賽靈思客戶能夠開(kāi)始設(shè)計(jì)及提供基于MPSoC的系統(tǒng)。

發(fā)表于：10/9/2015

一種新型圖像壓縮系統(tǒng)的設(shè)計(jì)

為打破傳統(tǒng)的攝像機(jī)-采集卡-存儲(chǔ)卡為一體的簡(jiǎn)單采集存儲(chǔ)設(shè)計(jì)模式，實(shí)現(xiàn)模擬視頻和數(shù)字視頻雙采集及數(shù)據(jù)壓縮、高速傳輸?shù)男履Ｊ剑O(shè)計(jì)了一種以FPGA為控制核心、DSP為圖像數(shù)據(jù)處理中心、IP核的生成與雙SDRAM乒乓緩存協(xié)同工作為技巧、PCI卡高速傳輸為手段的圖像壓縮系統(tǒng)。DSP邏輯編碼的改進(jìn)使圖像壓縮比得到進(jìn)一步提高。通過(guò)實(shí)際測(cè)試，圖像的壓縮比可達(dá)26:1；FPGA+DSP+PCI卡的綜合使用使處理圖像數(shù)據(jù)的速度提高至少50％，圖像轉(zhuǎn)存速率更是達(dá)到了38 MB/s。

發(fā)表于：10/8/2015

基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)設(shè)計(jì)

針對(duì)運(yùn)動(dòng)目標(biāo)檢測(cè)技術(shù)在國(guó)防軍工領(lǐng)域的廣泛應(yīng)用，設(shè)計(jì)了一種基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)。利用CCD攝像頭采集帶有運(yùn)動(dòng)目標(biāo)的視頻圖像，并將采集后視頻圖像傳輸給SAA7113H進(jìn)行解碼，再將解碼后的數(shù)字信號(hào)供給FPGA實(shí)現(xiàn)幀間差分算法以達(dá)到運(yùn)動(dòng)目標(biāo)檢測(cè)的目的，之后將數(shù)據(jù)傳輸給SAA7121H芯片進(jìn)行編碼，并將編碼后的視頻數(shù)據(jù)在顯示單元中顯示。實(shí)驗(yàn)測(cè)試結(jié)果表明，該運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)能夠?qū)崟r(shí)地檢測(cè)出運(yùn)動(dòng)目標(biāo)，穩(wěn)定性高，實(shí)時(shí)性好。

發(fā)表于：10/7/2015

基于FPGA的智能車牌定位識(shí)別系統(tǒng)設(shè)計(jì)

智能交通體系中，專用計(jì)算機(jī)視覺(jué)系統(tǒng)即牌照識(shí)別技術(shù)（License Plate Reeognition，LPR）占有極其重要的地位。設(shè)計(jì)了一種基于FPGA平臺(tái)的智能車牌定位識(shí)別系統(tǒng)，在 EP2C35平臺(tái)上搭建SOPC系統(tǒng)，完成了車牌圖像定位、字符提取識(shí)別等功能。該設(shè)計(jì)采用FPGA為核心，大大減小了制板的面積，有效提高了系統(tǒng)定位的速度及準(zhǔn)確性；可定制的軟核Nios II處理器使得智能車牌識(shí)別系統(tǒng)具有了更大的靈活性。

發(fā)表于：10/7/2015

基于FPGA的高頻全數(shù)字低電平系統(tǒng)算法實(shí)現(xiàn)

本套加速器高頻低電平系統(tǒng)（LLRF）是中國(guó)ADS注入器II高頻系統(tǒng)的原型機(jī)，其工作頻率為162.5 MHz，以實(shí)現(xiàn)超導(dǎo)加速腔的幅度與相位穩(wěn)定控制和諧振頻率調(diào)節(jié)。該系統(tǒng)主要由射頻前端和數(shù)字信號(hào)處理FPGA兩部分組成。射頻前端主要實(shí)現(xiàn)高頻信號(hào)的上下變頻和電平匹配；數(shù)字信號(hào)處理FPGA是系統(tǒng)的核心，主要完成射頻信號(hào)幅值與相位的數(shù)字穩(wěn)定控制，超導(dǎo)腔諧振頻率控制，以及1 000 M以太網(wǎng)通信。在實(shí)驗(yàn)室環(huán)境下，對(duì)該系統(tǒng)進(jìn)行了幅度和相位穩(wěn)定度測(cè)試，相位穩(wěn)定度峰峰值為±0.3°，有效值為0.09°，幅值相對(duì)穩(wěn)定度峰峰值為±5×10-3，有效值為3.2×10-3，達(dá)到了設(shè)計(jì)要求。

發(fā)表于：10/7/2015

某型雷達(dá)仿真訓(xùn)練系統(tǒng)PPI顯示設(shè)計(jì)與實(shí)現(xiàn)

開(kāi)展了基于FPGA的雷達(dá)PPI顯示研究，介紹了PPI顯示的頂層模塊設(shè)計(jì)及功能組成，詳細(xì)闡述了航路目標(biāo)PPI顯示原理及實(shí)現(xiàn)方法、目標(biāo)坐標(biāo)參數(shù)轉(zhuǎn)換、參數(shù)信息格式轉(zhuǎn)換、串行通信及參數(shù)信息周期更新等功能IP核設(shè)計(jì)。并且簡(jiǎn)要介紹了各功能模塊的仿真試驗(yàn)情況及在硬件平臺(tái)中的性能測(cè)試情況。

發(fā)表于：9/29/2015

第十代產(chǎn)品見(jiàn)證Altera不斷前進(jìn)的創(chuàng)新之路

2015年9月23日，Altera2015年度技術(shù)日（北京站）期間，Altera公司產(chǎn)品營(yíng)銷資深總監(jiān)Patrick Dorsey分享了電子系統(tǒng)設(shè)計(jì)的最新發(fā)展趨勢(shì)，以及Altera第十代產(chǎn)品的最新進(jìn)展。

發(fā)表于：9/28/2015

Synopsys的全新HAPS-80基于FPGA的原型解決方案提供高達(dá)100MHz的系統(tǒng)性能

新思科技（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）日前宣布：推出全新HAPS®-80基于FPGA的原型系統(tǒng)，該系統(tǒng)為Synopsys的端到端原型解決方案的一部分。HAPS-80系統(tǒng)提供了高達(dá)100MHz的多FPGA性能，以及全新的專用高速時(shí)分復(fù)用（HSTDM）技術(shù)。HAPS-80采用Xilinx最新的Virtex UltraScale VU440 FPGA器件，每顆FPGA可容納2600萬(wàn)個(gè)ASIC門，結(jié)合ProtoCompiler設(shè)計(jì)自動(dòng)化和調(diào)試軟件，可支持高達(dá)16億個(gè)ASIC門的設(shè)計(jì)。HAPS硬件與ProtoCompiler軟件的結(jié)合，極大地加速了軟件開(kāi)發(fā)、硬件/軟件集成和系統(tǒng)驗(yàn)證。

發(fā)表于：9/25/2015