頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權企業 Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續持有剩余 49% 股份。 最新資訊 IDL與VC信息相互傳遞的實現方法 為了準確傳遞和保存IDL可視化數據信息，實現語言之間的互通性、資源共享性、數據信息的多樣性、調用格式的不同性，基于解析函數調用的方法，運用動態鏈接庫和一系列的子類函數獲取數據，使IDL與VC之間相互轉換信息，可通過VC直接對遙感影像進行處理，為應用系統的研發提供了一種新方法。試驗實例證明，該方法能簡單有效地將IDL與VC有機地結合在一起，實現了信息相互傳遞，并通過C直接對遙感影像進行操作處理。 發表于：12/20/2015 動態進化環境在組卷中的建模與應用 針對遺傳算法組卷易陷入早熟、難以收斂的問題進行研究，結合進化環境對進化過程的影響和引導，對動態進化環境進行建模，提出了一種基于動態變異池的策略。該策略的種群不共享變異池，在每次變異前，根據每個個體的弱點動態生成該個體的變異基因庫，以此改善當前變異環境，實施引導性變異，提高解質量。該策略能加速收斂，并在很大程度上提高收斂精度。實驗數據表明，采用了該策略的組卷算法能快速生成各項指標都與約束條件十分貼近的試卷，具有很好的實用價值。 發表于：12/20/2015 Xilinx宣布支持16nmUltraScale+ 器件的工具與文檔公開提供 2015年12月11日，中國北京——All Programmable 技術和器件的全球領先企業賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布支持16nmUltraScale+?系列的工具及文檔面向公眾公開提供，其中包含Vivado® 設計套件HLx版、嵌入式軟件開發工具、賽靈思Power Estimator （功耗評估器），以及用于Zynq® UltraScale+ MPSoC及Kintex® UltraScale+器件的技術文檔。 發表于：12/20/2015 基于FPGA的硬件排序系統設計 針對軟件排序速度慢、排序數據量小以及占用CPU資源多等問題，設計了一種基于FPGA的硬件排序系統。排序過程采用DMA工作方式，不占用CPU資源；數據傳輸采用SISO（串行輸入/串行輸出）方式，減少FPGA內部布線資源，增強排序系統可靠性。利用Modelsim仿真工具對硬件排序系統進行仿真驗證，仿真結果表明，硬件排序系統可以有效提高排序效率以及降低CPU使用率。 發表于：12/18/2015 美高森美和Thales e-Security宣布簽署硬件安全模塊經銷商協議 致力于在功耗、安全、可靠和性能方面提供差異化半導體技術方案的領先供應商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC) 宣布與Thales e-Security簽訂一項經銷商協議。客戶通過使用Thales e-Security的nShield硬件安全模塊(HSM)、定制固件和在所有美高森美SmartFusion?2系統級芯片(SoC)現場可編程邏輯器件(FPGA)和IGLOO?2 FPGA器件內置的先進安全協議，可以自動防止其系統在世界各地任何生產設施中被過度制造，避免數百萬美元的收益損失。 發表于：12/18/2015 基于因子分析的動態負載均衡算法 隨著互聯網的不斷發展、用戶數量的急劇增長，互聯網中出現了網絡擁塞、服務器負載過重、響應時間過長等嚴重問題，其中負載均衡算法是影響服務器集群整體性能的一個關鍵因素。運用統計學中的因子分析理論，提出了一種基于因子分析的負載均衡算法。該算法利用因子分析法計算出綜合負載，并用這個指標幫助負載均衡器選擇合適的服務器，均勻地將用戶的請求進行分發，從而達到整體上較好的負載均衡。 發表于：12/17/2015 采用窗函數法進行數字信號截短的優化算法 對數字信號進行有限點數的截短采樣時，通常會發生頻譜泄露。提出一種基于FPGA的矩形窗、海明窗、漢寧窗和布萊克曼窗四個窗函數的改進型信號截短算法方案，并對其資源消耗和運行速度進行優化，從而提高頻譜泄露的性能。為了減少系統資源消耗和提高精度，采用了資源共享技術、選擇合理的數據位寬以及為CORDIC模塊選擇合適的迭代次數；為了優化速度，采用了恰當的流水線技術，從而較大提高了處理速度。仿真表明，優化后的系統邏輯資源減少20%~51%，時序約束達到360 MHz，其中的布萊克曼窗對第一級旁瓣衰減達到59.3 dB。 發表于：12/17/2015 基于FPGA與LabVIEW的DDS任意信號發生器設計 實現了一種基于FPGA與LabVIEW平臺的任意波形發生器。通過FPGA搭建硬件平臺，與LabVIEW上位機軟件實現串口通信，實時調整FPGA內部波形數據，可實現正弦波、方波、鋸齒波、三角波、高斯白噪聲、疊加正弦波、自定義公式等常規波形，同時也可以手動繪制任意波形，充分發揮了軟件的靈活性。通過參數的設定，可方便地設計各種復雜波形。本設計在EP4CE15F17C8芯片上實現，與LabVIEW上位機軟件協同工作，經測試系統具有良好的穩定性、靈活性。 發表于：12/16/2015 多路圖像數據合成LCD顯示控制器設計 針對現有LCD顯示控制器處理多路圖像數據合成的性能局限，提出了一種用于嵌入式系統的多路圖像數據合成LCD顯示控制器的設計方案。該方案以FPGA為顯示控制器的核心處理器件，經視頻接口和8080接口輸入數據，由SDRAM協調控制器完成數據存取，最終通過合成疊加送入LCD完成顯示。通過實際電路驗證表明，該LCD顯示控制器可以實現多路圖像數據的輸入、合成、顯示，且性能良好、運行穩定，并具有一定的移植性和可擴展性，可應用于有特殊圖像處理要求的嵌入式系統中。 發表于：12/16/2015 OpenStack云環境下多節點塊存儲研究 基于OpenStack本身的塊存儲設計，在云計算平臺中實現了多節點塊存儲的iSCSI SAN配置，為虛擬機提供了跨網段、跨節點的獨立塊存儲服務，并在不同節點間、虛擬機上分別對其進行測試，對學習和實際構建云平臺中跨網段多節點的塊存儲服務有參考價值。 發表于：12/15/2015 ?…173174175176177178179180181182…?
