頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權企業 Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續持有剩余 49% 股份。 最新資訊 吉比特MAC接口IP軟核的分析與研究 MAC(Media Access Control)層位于網絡結構七層協議中的數據鏈路層，控制局域網中的多個節點對共享介質的訪問，保證相鄰節點之間數據的可靠傳輸。本文介紹一種吉比特MAC接口的結構，該MAC采用基于描述符傳輸的DMA（Direct Memory Access）和雙通道的MTL(MAC Transaction Layer)，在半雙工模式下支持10/100 Mb/s、全雙工模式下支持10/100/1 000 Mb/s的網絡數據傳輸速率。 發表于：2/7/2016 基于DSP+FPGA的高速數據處理與存儲系統設計 針對信號處理數據量大、實時性要求高的特點，從實際應用出發，設計了以雙DSP+FPGA為核心的并行信號處理模塊。為了滿足不同的信號處理任務需求，FPGA可以靈活地選擇與不同的DSP組成不同的信號處理結構，同時為滿足大數據存儲要求設計了可方便網絡控制的數據存儲模塊。模塊之間可以通過自定義LVDS接口實現互聯，組成一個系統。 發表于：2/5/2016 基于狀態機的圖像信息提取的FPGA設計及仿真分析 現場可編程邏輯門陣列（FPGA）應用于圖像處理時，需要對數據中的圖像信息進行準確的提取。設計中，FPGA中解壓縮功能需要對壓縮數據中的圖像信息進行提取。根據壓縮格式，設計了一種基于狀態機的圖像信息提取模塊，并且在XST（Xilinx官方綜合工具）以及Synplify pro兩個綜合環境下進行了仿真驗證。通過對比仿真結果的差異，嘗試分析設計的寄存器傳輸級視圖（RTL視圖），并找出了影響狀態機工作的關鍵要素。強調了代碼風格對FPGA設計的重要性。 發表于：2/3/2016 基于顯著圖與稀疏特征的圖像視覺效果評價 提出一種基于顯著圖與稀疏特征的圖像視覺評價算法，其中顯著圖類似于視覺閾值，提取出圖像中的視覺注意區域，并使用獨立成分分析（Independent Component Analysis ，ICA）等同于稀疏編碼，來提取該區域的稀疏特征。最后通過綜合特征相似性和灰度相關性，得到一種全參考圖像質量評價方法。通過在3個標準圖像數據庫測試的結果表明，相對于其他評價算法，該方法很好地擬合了人眼主觀評價。 發表于：2/3/2016 基于視覺特性的JPEG圖像自適應隱寫算法 提出一種基于視覺特性的圖像隱寫算法。該算法利用亮度和紋理閾值等人類視覺系統特性，并結合圖像各個局部分塊的亮度與紋理特征，將圖像劃分為強嵌入區、次嵌入區、弱嵌入區，計算各個局部分塊亮度和紋理，分別嵌入不同比特數的秘密信息。實驗結果表明，該算法能夠增加圖像秘密信息的嵌入容量，提高抗檢測性能，以及保持較高的峰值信噪比。 發表于：2/3/2016 基于I2C接口EEPROM讀寫控制器設計 簡單介紹I2C總線協議，用Altera公司的FPGA（現場可編程門陣列）芯片設計I2C總線接口控制器，用于控制EEPROM（帶電可擦寫可編程只讀存儲器）的讀寫操作。 發表于：2/2/2016 一種基于FPGA的航空總線容錯機制設計 航天應用中，單粒子翻轉引發SRAM型FPGA的錯誤最多，而EDAC設計在糾錯模塊中有著廣泛的應用。將依據擴展海明碼設計的[40，32]EDAC模塊嵌入到ARINC 659的雙口數據DPRAM和指令SRAM中，提高了總線控制器的容錯處理能力。 發表于：2/2/2016 臺積電16nm制程獲賽靈思FPGA大單 賽靈思（Xilinx）昨（1）日宣布，旗下采用臺積電最新16納米制程的最新可編程邏輯芯片（FPGA）VirtexUltraScale+正式出貨首家客戶采用，并將元件或主機板出貨給超過60家客戶。賽靈思是繼續蘋果和海思之后，又一半導體元件大廠加入臺積電16納米制程陣營，為臺積電首季業績添助力。 發表于：2/2/2016 Xilinx發貨業界首批高端FinFET FPGA 16nm Virtex UltraScale+器件 賽靈思公司今天宣布其 Virtex® UltraScale+? FPGA面向首批客戶開始發貨，這是業界首款采用臺積公司(TSMC)16FF+工藝制造的高端FinFET FPGA。賽靈思在UltraScale+產品系列與設計工具上一直與100多家客戶積極接觸，目前已向其中60多家客戶發貨器件和/或開發板。 Virtex UltraScale+器件加上Zynq® UltraScale+ MPSoC和Kintex® UltraScale+ FPGA展示了賽靈思16nm產品組合三大系列已經悉數登場。 發表于：2/1/2016 信道化接收機的結構優化和實現 為了減少信道化接收機的資源消耗，對低通濾波器組實現信道化接收機的結構進行了研究。在前人將HB濾波器和FIR濾波器設計為多通道并采用時分復用方法的基礎上，將NCO和CIC濾波器也做了同樣處理，并在FPGA上分別實現了優化前后的兩種結構，通過硬件資源消耗情況的對比，驗證了此方法的有效性。在輸入數據為單一頻率正弦波的情況下，將信道化的結果導入Matlab進行分析，驗證了此方法的正確性。 發表于：1/29/2016 ?…169170171172173174175176177178…?
