頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 嵌入式軟核NiosⅡ串口直接讀寫寄存器的編程方法 NiosⅡ處理器是Intel公司為Altera公司推出的一個32位精簡指令處理器軟核。在Altera公司推出的軟件SoPC中加載NiosⅡ軟核和相應的外圍接口以及與定義相應的自定義指令，然后對設計進行綜合，下載到FPGA中就可以方便地實現一個具有高速DSP功能的嵌入式處理器。NiosⅡ處理器的軟件開發(fā)是建立在ANSIC基礎上的。NiosⅡIDE是NiosⅡ系列嵌入式處理器的主要軟件開發(fā)工具。用戶可以在NiosⅡIDE中完成所有的軟件開發(fā)任務，如編輯、編譯、下載、調試和閃存編程。NiosⅡ嵌入式系統(tǒng)的一個重要問題就是軟件代碼量的大小，這關系到存放代碼的存儲器件容量大小，因此控制和減小程序代碼量是降低系統(tǒng)成本的重要方法，必須首先從處理器的啟動順序開始研究。1串口C語言方式編程使用該方法要加上下面語句：執(zhí)行上面程序可以得到串口輸出結果。如果不調用alt_main()函數，則系統(tǒng)默認運行步驟如下：(1)調用alt_os_int()函數來執(zhí)行任何操作系統(tǒng)所特有的初始化。如果HAL是在操作系統(tǒng)里運行的，那么初始化alt_fd_list_lock命令。它可以控制訪問HAL文件系統(tǒng)，初始化中斷控制器并執(zhí)行中斷。 發(fā)表于：10/9/2010 基于FPGA的Bayer彩色自動白平衡設計與實現 針對物體在不同色溫光源照射下呈現偏色的現象，用FPGA實現對Bayer CCD數字相機的自動白平衡處理。根據CFA(Color Filter Array)的分布特點，利用雙端口RAM(DPRAM)，實現了顏色插值與色彩空間轉換。在FPGA上設計了自動白平衡的三大電路模塊：色溫估計、增益計算和色溫校正，并連接形成一個負反饋回路，然后結合EDA設計的特點，改進了增益計算的過程，有效地抑制了色彩振蕩現象。 發(fā)表于：10/9/2010 一種改進型中頻數字化正交解調結構 提出了一種改進型中頻數字化正交解調結構，通過在現場可編程門陣列內部對采樣數據流拆分后，分路進行數字解調的方法，大幅降低了現場可編程門陣列的內核工作頻率。解決了中頻數字接收機使用超高速A/D轉換器時，對可編程門陣列內核頻率要求過高的問題。詳細介紹了新結構的組成和工作原理，并使用SIMULINK對新結構建模和仿真，驗證了其可行性。 發(fā)表于：10/9/2010 軟件無線電平臺可重配置接口的實現 實現了一種用于上位機和FPGA處理板之間通信的可重配置接口，詳細介紹了該接口的包格式設計和FPGA邏輯設計。仿真結果表明，該可重配置接口能根據信令，實現準實時在線參數配置，滿足多種主流通信體制的不同速率要求。 發(fā)表于：10/9/2010 賽靈思聯(lián)手四川虹視成立FPGA聯(lián)合實驗室 全球可編程邏輯解決方案領導廠商賽靈思公司（Xilinx, Inc. (NASDAQ: XLNX) ），2010年9月14日宣布與四川虹視顯示技術有限公司（簡稱四川虹視）在成都高新區(qū)共同成立FPGA聯(lián)合實驗室, 致力于推動虹視公司最新的OLED產品技術研發(fā)，賽靈思全球消費市場總監(jiān)Harry Raftopoulos，高級技術市場經理酆毅，四川虹視總經理郎豐偉，技術總監(jiān)文東星、產品研發(fā)中心部長田朝勇等出席了簽字揭牌儀式。 發(fā)表于：10/9/2010 FPGA時序收斂 您編寫的代碼是不是雖然在仿真器中表現正常，但是在現場卻斷斷續(xù)續(xù)出錯？要不然就是有可能在您使用更高版本的工具鏈進行編譯時，它開始出錯。您檢查自己的測試平臺，并確認測試已經做到 100% 的完全覆蓋，而且所有測試均未出現任何差錯，但是問題仍然頑疾難除。 發(fā)表于：10/9/2010 基于FPGA的兩種DDS實現 DDS(Direct Digital Freqiaency Synthesizers)廣泛應用于雷達系統(tǒng)、數字通信、電子對抗、電子測量等民用軍用設備中。它是隨著半導體技術和數字技術的快速發(fā)展而發(fā)展起來的新型的頻率合成技術，與傳統(tǒng)的VCO+PLL的模擬方式產生所需頻率相比，DDS技術具有頻率分辨率高，相位噪聲低，帶寬較寬，頻譜純度好等優(yōu)點。 發(fā)表于：10/8/2010 一種基于FPGA的鎖相環(huán)位同步提取電路設計 在數字通信中，除了獲取相干載波的載波同步外，位同步的提取是更為重要的一個環(huán)節(jié)。一般的位同步電路大多采用標準邏輯器件按傳統(tǒng)數字系統(tǒng)設計方法構成，具有功耗大，可靠性低的缺點。用FPGA設計電路具有很高的靈活性和可靠性，可以提高集成度和設計速度，增強系統(tǒng)的整體性能。 發(fā)表于：9/30/2010 基于FPGA的DDFS與DDWS兩種實現方式 DDS(Direct Digital Freqiaency Synthesizers)廣泛應用于雷達系統(tǒng)、數字通信、電子對抗、電子測量等民用軍用設備中。它是隨著半導體技術和數字技術的快速發(fā)展而發(fā)展起來的新型的頻率合成技術，與傳統(tǒng)的VCO+PLL的模擬方式產生所需頻率相比，DDS技術具有頻率分辨率高，相位噪聲低，帶寬較寬，頻譜純度好等優(yōu)點。這些技術指標在一個系統(tǒng)中是至關重要的，決定著一個系統(tǒng)的成敗。 發(fā)表于：9/30/2010 基于FPGA和DDS技術的正弦信號發(fā)生器設計 對于正弦信號發(fā)生器的設計，可以采用DDS，即直接數字頻率合成方案實現。DDS的輸出頻率是數字可調的，完全能實現頻率為1 kHz～10 MHz之間的正弦信號，這是實際應用中產生可調頻率正弦信號波形較為理想的方案。實現DDS常用3種技術方案：高性能DDS單片電路的解決方案；低頻正弦波DDS單片電路的解決方案；自行設計的基于FPGA芯片的解決方案。雖然有的專用DDS芯片的功能也比較多，但控制方式卻是固定的，因此不一定滿足用戶需求。而基于FPGA則可以根據需要方便地實現各種比較復雜的調頻、調相和調幅功能，具有良好的實用性。專用DDS芯片由于采用特定的集成工藝，內部數字信號抖動很小，可以輸出高質量的模擬信號；利用FPGA也能輸出較高質量的信號，雖然達不到專用DDS芯片的水平，但信號精度誤差非常小，能滿足大多數信號源要求。 發(fā)表于：9/30/2010 ?…455456457458459460461462463464…?
