久久精品亚洲精品国产欧美,亚洲欧美另类自拍第一页,欧美日韩精品一区二区三区不卡

頭條

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。

基于FPGA和單片機(jī)的掃頻儀研究與設(shè)計(jì)

在系統(tǒng)設(shè)計(jì)時(shí)，各個(gè)網(wǎng)絡(luò)的頻率特性對該系統(tǒng)的穩(wěn)定性、工作頻帶、傳輸特性等都具有重要影響。實(shí)際操作中，掃頻儀大大簡化了測量操作，提高了工作效率，達(dá)到了測量過程快速、直觀、準(zhǔn)確、方便的目的，在生產(chǎn)、科研、教學(xué)上得到廣泛運(yùn)用。

發(fā)表于：10/19/2010

基于FPGA的多路模擬量、數(shù)字量采集與處理系統(tǒng)

提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計(jì)方案，分析整個(gè)系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計(jì)方案等。

發(fā)表于：10/19/2010

基于Verilog硬件描述語言的AES密碼算法實(shí)現(xiàn)

0引言密碼模塊是安全保密系統(tǒng)的重要組成部分，其核心任務(wù)就是加/解密數(shù)據(jù)。目前，分組密碼算法AES以其高效率、低開銷、實(shí)現(xiàn)簡單等特點(diǎn)被廣泛應(yīng)用于密碼模塊的研制。隨著計(jì)算機(jī)信息技術(shù)和超大規(guī)模集成電路技術(shù)的成熟與發(fā)展，通過硬件來實(shí)現(xiàn)密鑰模塊的內(nèi)部運(yùn)作，可保證在外界無密鑰的明文流動，能夠?qū)崿F(xiàn)真正意義上的保密。此外，硬件實(shí)現(xiàn)還具有高速、高可靠性等特點(diǎn)。目前許多AES算法的硬件實(shí)現(xiàn)采用基于RAM查找表方式來實(shí)現(xiàn)算法中最關(guān)鍵的SubBytes部分。本文采用復(fù)合域來實(shí)現(xiàn)SubBytes部分的求逆運(yùn)算，以便于采用組合邏輯減小面積。同時(shí)采用加/解密運(yùn)算中列變換的部分電路進(jìn)行復(fù)用，從而進(jìn)一步節(jié)省實(shí)現(xiàn)面積。這樣可以使AES密碼應(yīng)用于RFID系統(tǒng)，IC卡等面積要求較小的場合。1AES算法簡介AES算法是一種迭代型分組密碼，其分組長度和密鑰長度均可變，各自可以獨(dú)立指定為128b，192b，256b。本文主要討論分組長度和密鑰長度為128b的情況。AES算法是將輸入的明文(或密文)分成16個(gè)字節(jié)，在第一個(gè)AddRoundKeys變換后進(jìn)入10輪迭代。迭代過程的前9輪完全相同，依次經(jīng)過字節(jié)代替(substitutebytes)、行移位(sh

發(fā)表于：10/19/2010

LatticeECP3設(shè)計(jì)的FPGA視頻協(xié)議開發(fā)技術(shù)

本文介紹了LatticeECP3FPGA系列主要特性，LatticeECP3-35簡化方框圖以及LatticeECP3視頻協(xié)議板主要特性，方框圖和詳細(xì)的電路圖。Lattice公司的LatticeECP3FPGA系列能提供高性能的特性如增強(qiáng)的DSP架構(gòu)，高速SERDES和高速源同步接口。LatticeECP3系列采用65nm技術(shù)，有149K邏輯單元和支持多達(dá)486個(gè)用戶I/O，可提供多達(dá)320個(gè)18x18乘法器以及各種并行I/O標(biāo)準(zhǔn)。廣泛用于批量生產(chǎn)的對成本和功耗敏感的有線和無線基礎(chǔ)設(shè)備以及各種多媒體設(shè)備。LatticeECP3主要特性：HigherLogicDensityforIncreasedSystemIntegration17Kto149KLUTs133to586I/OsEmbeddedSERDES150Mbpsto3.2GbpsforGeneric8b10b,10-bitSERDES,and8-bitSERDESmodesDataRates230Mbpsto3.2GbpsperchannelforallotherprotocolsUpto16channelsperdevice:PCIExpress,S

發(fā)表于：10/15/2010

基于FPGA的PCI總線串口卡設(shè)計(jì)

為了方便外部設(shè)備與計(jì)算機(jī)進(jìn)行串口通信，提出一種基于FPGA的PCI總線串口卡設(shè)計(jì)。利用Altera公司的FPGA芯片EP1C6SQ240實(shí)現(xiàn)了串口和PCI總線的連接。介紹了用FPGA實(shí)現(xiàn)PCI接口、UART的方法，將PCI接口、UART的核心功能集中在FPGA上，使整個(gè)設(shè)計(jì)緊湊、小巧。該設(shè)計(jì)符合PCI 2.2規(guī)范，傳輸速率高，可廣泛應(yīng)用于各類測試設(shè)備、工廠自動化、有線通信等領(lǐng)域。

發(fā)表于：10/14/2010

GLOBALFOUNDRIES與SVTC合作，加速推動微機(jī)電系統(tǒng)(MEMS)晶圓量產(chǎn)

GLOBALFOUNDRIES今天宣布與SVTC 技術(shù)公司結(jié)成戰(zhàn)略聯(lián)盟，加速進(jìn)行微機(jī)電系統(tǒng)(MEMS)的量產(chǎn)制造。這項(xiàng)合作著重于技術(shù)開發(fā)合作，將有助GLOBALFOUNDRIES達(dá)成目標(biāo)，成為MEMS晶圓廠的領(lǐng)導(dǎo)者。

發(fā)表于：10/13/2010

Altera通過Qsys啟動嵌入式計(jì)劃

為加速實(shí)現(xiàn)嵌入式系統(tǒng)中可編程邏輯與處理器的集成，Altera公司(NASDAQ: ALTR)今天發(fā)布其嵌入式計(jì)劃。通過這一計(jì)劃，Altera為設(shè)計(jì)人員提供了基于Quartus® II開發(fā)軟件的單一FPGA設(shè)計(jì)流程——包括新的Qsys系統(tǒng)級集成工具、公用FPGA知識產(chǎn)權(quán)(IP)庫，以及新的ARM® Cortex?-A9 MPCore?和MIPS®技術(shù)公司MIPS32嵌入式處理器產(chǎn)品等。利用這一設(shè)計(jì)流程，嵌入式設(shè)計(jì)人員能夠迅速方便的面向Altera Nios® II、基于ARM和MIPS的嵌入式處理器以及最近發(fā)布的可配置Intel® Atom?處理器開始設(shè)計(jì)。Qsys系統(tǒng)級集成工具利用了業(yè)界首創(chuàng)的FPGA優(yōu)化芯片網(wǎng)絡(luò)技術(shù)來支持多種業(yè)界標(biāo)準(zhǔn)IP協(xié)議，提高了結(jié)果質(zhì)量，具有很高的效能。

發(fā)表于：10/13/2010

賽靈思推出ISE12.3設(shè)計(jì)套件引入AMBA 4 AXI4 IP 核，增強(qiáng)PlanAhead 設(shè)計(jì)與分析控制臺，并進(jìn)一步優(yōu)化功耗

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）宣布推出 ISE® 12.3設(shè)計(jì)套件，這標(biāo)志著這個(gè)FPGA 行業(yè)領(lǐng)導(dǎo)者針對片上系統(tǒng)設(shè)計(jì)的互聯(lián)功能模塊，開始推出滿足AMBA® 4 AXI4 規(guī)范的IP核，以及用于提高生產(chǎn)力的 PlanAhead? 設(shè)計(jì)和分析控制臺，同時(shí)還推出了用于降低了Spartan®-6 FPGA 設(shè)計(jì)動態(tài)功耗的智能時(shí)鐘門控技術(shù)。　

發(fā)表于：10/13/2010

基于PCI Express總線的高速數(shù)據(jù)傳輸卡設(shè)計(jì)與實(shí)現(xiàn)

通過設(shè)計(jì)PCI Express高速數(shù)據(jù)傳輸卡實(shí)現(xiàn)了地面控制臺與計(jì)算機(jī)之間的高速數(shù)據(jù)傳輸。高速數(shù)據(jù)傳輸卡采用PLX公司的接口芯片PEX8311來實(shí)現(xiàn)PCI Express總線的接口邏輯，數(shù)據(jù)傳輸采用DMA方式，通過對信號源的自檢驗(yàn)證了傳輸卡能夠?qū)崟r(shí)無誤地傳輸數(shù)據(jù)。在硬件設(shè)計(jì)部分，主要對差分傳輸、PCI Express接口電路和FPGA邏輯控制模塊進(jìn)行了描述和設(shè)計(jì)。

發(fā)表于：10/12/2010

萊迪思新一代“Power Manager”改變了電路板的電源與數(shù)字化管理

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今天宣布推出其第三代混合信號器件，Platform Manager?系列。通過整合可編程模擬電路和邏輯，以支持許多常見的功能，如電源管理、數(shù)字內(nèi)部處理和粘合邏輯，可編程Platform Manager能夠大大簡化電路板管理的設(shè)計(jì)。通過整合這些支持的功能，與傳統(tǒng)方法相比，Platform Manager器件不僅可以降低這些功能的成本，而且還可以提高系統(tǒng)的可靠性，并提供很高的設(shè)計(jì)靈活性，最大限度地減少了電路板返工的風(fēng)險(xiǎn)。

發(fā)表于：10/12/2010