頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開(kāi)發(fā)的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。 最新資訊 可重配置FPGA使創(chuàng)新器件更易實(shí)現(xiàn) 由于系統(tǒng)日趨復(fù)雜，在成本、開(kāi)發(fā)板容量及功耗均面臨嚴(yán)苛限制的今天，設(shè)計(jì)人員往往需要以更少的資源實(shí)現(xiàn)更高的目標(biāo)，而FPGA的可配置能力加上其固有的可編程性，使其成為設(shè)計(jì)人員的一項(xiàng)重要選擇。 發(fā)表于：10/27/2010 基于FPGA的復(fù)數(shù)浮點(diǎn)協(xié)方差矩陣實(shí)現(xiàn) 本文以空間譜估計(jì)作為研究背景，研究了復(fù)數(shù)據(jù)運(yùn)算和浮點(diǎn)運(yùn)算的特點(diǎn)，提出了一種適用于任何陣列流型、任意陣元的基于復(fù)數(shù)浮點(diǎn)運(yùn)算的協(xié)方差矩陣的FPGA實(shí)現(xiàn)方案。 發(fā)表于：10/27/2010 一種基于FPGA和單片機(jī)的掃頻儀設(shè)計(jì)與實(shí)現(xiàn) 一個(gè)網(wǎng)絡(luò)的頻率特性包括幅頻特性和相頻特性，在系統(tǒng)設(shè)計(jì)時(shí)，各個(gè)網(wǎng)絡(luò)的頻率特性對(duì)該系統(tǒng)的穩(wěn)定性、工作頻帶、傳輸特性等都具有重要影響。實(shí)際操作中，掃頻儀大大簡(jiǎn)化了測(cè)量操作，提高了工作效率，達(dá)到了測(cè)量過(guò)程快速、直觀、準(zhǔn)確、方便的目的，在生產(chǎn)、科研、教學(xué)上得到廣泛運(yùn)用。本設(shè)計(jì)采用數(shù)字頻率合成技術(shù)產(chǎn)生掃頻信號(hào)，以單片機(jī)和FPGA為控制核心，通過(guò)A／D和D／A轉(zhuǎn)換器等接口電路，實(shí)現(xiàn)掃頻信號(hào)頻率的步進(jìn)調(diào)整、數(shù)字顯示及被測(cè)網(wǎng)絡(luò)幅頻特性與相頻特性參數(shù)的顯示 發(fā)表于：10/26/2010 一種基于FPGA的三軸伺服控制器的設(shè)計(jì)優(yōu)化 目前伺服控制器的設(shè)計(jì)多以DSP或MCU為控制核心，但DSP的靈活性不如FPGA，且在某些環(huán)境比較惡劣的條件如高溫... 發(fā)表于：10/26/2010 基于異步FIFO和PLL的雷達(dá)數(shù)據(jù)采集系統(tǒng) 結(jié)合高速嵌入式數(shù)據(jù)采集系統(tǒng)，提出一種基于CvcloneⅢFPGA實(shí)現(xiàn)的異步FIFO和鎖相環(huán)(PLL)結(jié)構(gòu)來(lái)實(shí)現(xiàn)高速緩存，該結(jié)構(gòu)可成倍提高數(shù)據(jù)流通速率，增加數(shù)據(jù)采集系統(tǒng)的實(shí)時(shí)性。 發(fā)表于：10/22/2010 前Zilog CEO Billerbeck任Lattice CEO Lattice日前任命DarinBillerbeck為公司總裁兼首席執(zhí)行官，2010年11月8日起就職。 發(fā)表于：10/22/2010 基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn) 測(cè)試平臺(tái)：MACHXO640可編程語(yǔ)言：Verilog隨機(jī)測(cè)試：是波特率：9600誤碼率：<1%oooooo目標(biāo)：在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲(chǔ)，用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過(guò)開(kāi)發(fā) 發(fā)表于：10/21/2010 基于FPGA分布式算法的濾波器設(shè)計(jì) 0引言傳統(tǒng)數(shù)字濾波器硬件的實(shí)現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號(hào)處理器(DSP)來(lái)實(shí)現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-okuptable，LUT)結(jié)構(gòu)，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu) 發(fā)表于：10/21/2010 上海論劍，誰(shuí)執(zhí)牛耳？ 距離第十屆2011慕尼黑上海電子展開(kāi)幕還有半年，卻已有300多家國(guó)際和國(guó)內(nèi)領(lǐng)先企業(yè)報(bào)名參展，參展面積已經(jīng)超越2010年展會(huì)規(guī)模。來(lái)自集成電路設(shè)計(jì)、被動(dòng)元件、線束加工、汽車(chē)電子、醫(yī)療電子、LED等各領(lǐng)域的大牌廠商云集，“上海論劍，誰(shuí)執(zhí)牛耳？”，讓我們拭目以待2011年3月15-17日在上海新國(guó)際博覽中心的慕尼黑上海電子展。 發(fā)表于：10/21/2010 嵌入式軟核Nios Ⅱ串口直接讀寫(xiě)寄存器的編程方法 在Altera公司推出的軟件SoPC中加載NiosⅡ軟核和相應(yīng)的外圍接口以及與定義相應(yīng)的自定義指令，然后對(duì)設(shè)計(jì)進(jìn)行綜合，下載到FPGA中就可以方便地實(shí)現(xiàn)一個(gè)具有高速DSP功能的嵌入式處理器。 發(fā)表于：10/21/2010 ?…451452453454455456457458459460…?
