頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 Altera收購 Enpirion，擁有自己的電源專家 Altera 于2013年5月15日宣布其已就收購 Enpirion, Inc. 一事簽署了最終合并協議。這次收購是Altera近年來的最大收購，耗資約1.4億美元現金。 發表于：5/17/2013 基于FPGA的高速多通道數據采集系統設計 介紹一種基于FPGA的數據采集系統的設計，以Cyclone Ⅱ系列的EP2C35F484芯片為主控單元，配合模數轉換芯片ADS7825和USB傳輸控制芯片CY7C68013，并結合外圍電路實現了采集系統。基于Quartus Ⅱ9.0平臺，實現了對ADS7825芯片和CY7C68013芯片的控制與通信，并采用Verilog硬件描述語言，實現了系統的仿真，給出了系統核心模塊的時序仿真波形圖。經測試，系統實現了對多路模擬信號的采集，具有良好的穩定性、快速性。 發表于：5/16/2013 基于NiosII的自由落體分析儀的設計 給出了一種研究自由落體運動的新方法，提出了一種以Altera NiosII的SoPC為核心處理單元的自由落體分析儀的設計方案，并介紹了分析儀的軟硬件設計過程。該自由落體分析儀可提高測量精度，使復雜的系統在單片FPGA上實現。實驗結果表明，該系統穩定可靠，各項指標均已經達到設計要求。 發表于：5/10/2013 基于SAD算法的立體匹配的實現 利用FPGA并行性計算和合理的流水線設計完成了立體視覺中最核心的部分——立體匹配以及硬件結構，選取SAD區域立體匹配算法，利用補碼來實現SAD算法，在算法流程中采用窗口并行和像素串行來完成。在獲得視差圖時，采用128×128圖像對，窗口大小為3×3，視差為24，在系統時鐘為50 MHz情況下，實現了每秒425幀的處理速度，最后給出了視差圖。實驗證明，選用FPGA來實現立體匹配系統的設計是可行的，具有一定的魯棒性。 發表于：5/3/2013 基于FPGA的激光陀螺信號高速精確解調系統 利用FPGA的高度并行性和對時延的準確控制,設計對激光陀螺信號的高速、精確解調系統。該系統以XILINX FPGA為硬件核心，通過巧妙的時鐘設計和高速高階濾波設計，很好地實現了對陀螺信號精確鑒相、計數和高速濾波，并協調DSP的后續處理和上位機通信。通過對國產某激光陀螺進行測試發現，本系統解調后得到的陀螺角速度10S、100S的方差都明顯優于現有系統的測試結果,系統響應時間也得到極大提高。 發表于：4/24/2013 基于FPGA的OFDM基帶軟硬件聯合驗證平臺的設計 針對OFDM基帶系統的軟件仿真和硬件驗證，提出并設計了一種基于FPGA的OFDM基帶系統軟硬件聯合驗證方案。在該方案中，基帶系統由上位機的軟件基帶部分和FPGA的硬件基帶部分組成。兩者之間的數據連接由基于以太網的UDP協議實現，從而在驗證平臺上實現了完整的基帶系統。應用實例表明，在所提出的基帶系統驗證平臺中，軟件仿真可以運行于實際信道，硬件驗證的結果可以得到靈活的實時處理。因此該平臺為基帶系統的設計提供了從算法研究到硬件實現的統一測試環境，有效提高了設計效率。 發表于：4/23/2013 基于FPGA的16APSK數字接收機的設計與實現 介紹了一種適用于新型體制16APSK的相干解調算法，給出了其工作流程框圖，說明了各主要模塊的設計方法，并給出了基于FPGA的數字接收機架構及實現結果。經實驗證明，該接收機兼顧解調性能與實現復雜度，具有較高的工程應用價值。 發表于：4/19/2013 一種多線程輕核機器中進程管理的硬件實現 提出了一種多線程輕核處理器的進程管理器硬件設計。為了得到更好的效果，該進程管理器擁有一個內建的事件管理器來監測等待進程的觸發條件，進程的調度也采用硬件實現。所設計的并行輕核處理器的任務管理器由ALU、存儲系統和內置路由器構成，用來處理進程。 發表于：4/19/2013 賽普拉斯首款PSoC® 4套件定價25美元 可通過Premier Farnell預定 賽普拉斯半導體公司和全球領先的高品質服務分銷商及e絡盟社區的擁有者Premier Farnell日前宣布，客戶可以通過www.element14.com/PSoC4預定賽普拉斯最新推出的首款PSoC® 4套件。工程師們使用該款可擴展套件，配合免費的PSoC Creator集成開發環境（IDE），即可開展基于PSoC 4可編程片上系統的獨特設計。ARM® Cortex-M0處理器的性能與PSoC架構獨有的可編程模擬和數字模塊所具有的靈活性相結合，使嵌入式工程師們的設計工作易如反掌。 發表于：4/16/2013 基于J、K激勵函數最小化方法及電路的設計 提出了一種基于觸發器行為的J、K激勵函數的最小化方法，并通過同步時序邏輯電路的設計來體現該方法的優越性。 發表于：4/16/2013 ?…234235236237238239240241242243…?
