頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 您的系統時間準確嗎？ 作者：AustinLesea賽靈思實驗室首席工程師austin.lesea@xilinx.comSymmetricom公司推出的微型GPS用振蕩器能方便地替換系統設計中的原子鐘。該振蕩器搭配賽靈思ZynqSoC，就能構建NTP服務器。 發表于：6/25/2013 無MCU的USB2.0設備控制器IP設計與驗證 實現了一種無需MCU的USB2.0設備控制器IP核。使用硬件電路代替傳統單片機實現的MCU和固件功能，支持高速(480 Mb/s)和全速(12 Mb/s)傳輸。所設計的IP核在FPGA上經過了驗證，結果表明它可以作為獨立的模塊用于SoC系統中。 發表于：6/14/2013 Mentor Graphics驗證平臺為ARM AMBA 5 CHI和AMBA 4 ACE兩款設計增添高速緩存一致性和互聯性能 Mentor Graphics公司（納斯達克代碼：MENT）今天宣布Questa®和Veloce®平臺已經增添了高速緩存一致性互聯子系統驗證。對于按照ARM的AMBA 5 CHI規格設計高性能、分布式計算系統以及按照ARM的AMBA 4 ACE規范設計移動應用設備的工程團隊而言，他們現已完全能夠驗證出：互聯子系統實現最大程度的系統級性能以及分布式高速緩存存儲器具有一致性。 發表于：6/13/2013 Altera發布第10代產品路線圖 年底提供14nm測試芯片 Altera的下一代產品將是出人意料的Stratix 10 、Arria 10。為什么會這樣命名呢？Altera將于2013年提供14 nm Stratix 10 FPGA測試芯片，2014年為Stratix 10 FPGA提供Quartus II軟件支持。 發表于：6/13/2013 基于VHDL的數字系統層次化設計方法 通過對數字頻率計系統的設計，介紹了基于VHDL語言的數字系統層次化設計方法。首先將數字系統按功能劃分為不同的模塊，各模塊電路的設計通過VHDL語言編程實現，然后建立頂層電路原理圖。使用MAX+PLUS II開發軟件完成設計輸入、編譯、邏輯綜合和功能仿真，最后在CPLD上實現數字系統的設計。結果表明，使用這種設計方法可以大大地簡化硬件電路的結構，具有可靠性高、靈活性強等特點。 發表于：6/6/2013 基于FPGA的B碼同步信號源的設計 Cyclone是Altera公司推出的低價格、高容量的FPGA，具有多達20 060個邏輯單元和173個可使用的I/O管腳。IRIG-B碼是標準時間碼格式之一，廣泛應用于靶場時間信息的傳遞和各系統的信號同步。利用FPGA和高精度頻率源設計的同步信號源，將同步信號精度由原來的200 ns提高到10 ns，并實現了系統的小型化、模塊化。結果表明，該系統運行穩定，調試方便，具有較強的抗干擾能力和實際應用價值。 發表于：6/4/2013 Vivado高效設計案例博客大賽 “工欲善其事，必先利其器”！工程界的精英們，All Programmable is Imperative（可編程勢在必行）的時代，面向未來10年All Programmable 器件開發的行業首個SoC增強型設計套件Vivado Design Suit，為設計行業帶來的是快速、高效、簡單易用；是率先上市；是迅速擊敗競爭對手的利器。如果您正在使用或者已經掌握了這個強大的利器，我們期待著您懷抱廣闊的社區精神不吝分享Vivado強大的功能優勢，以幫助和推動更多的設計者走出傳統的設計流程，讓他們的設計從幾年變成幾個月，從幾個月變成幾天，從幾天變成幾個小時! 發表于：6/1/2013 聲納圖像對比度增強的并行算法研究 分析了MATLAB并行計算工具箱中各部件的關系，在Windows環境下搭建了并行計算集群;采用滑動鄰域操作對聲納圖像進行了對比度增強處理;重點介紹了MATLAB下的數據并行編程，利用分布式數組設計了集群環境下的圖像增強并行算法。實驗結果表明,MATLAB強大的內部函數使得并行計算易于實現，有效地提高了圖像處理的實時性。 發表于：5/31/2013 一種遙測數據實時壓縮系統 介紹了一種遙測數據實時壓縮系統的設計方案，該設計以FPGA+DSP為硬件架構，以具有一階差分預測的ARC編碼為無損壓縮方案，達到了較高的壓縮去除率和較快的壓縮速度，適合在可靠性要求較高的遙測系統中使用。經實驗驗證,無損壓縮系統有效地緩解了遙測系統的傳輸帶寬壓力。 發表于：5/21/2013 基于W5300和FPGA的實時數據采集系統設計 為實現數據采集的實時傳輸和遠程控制，設計并實現了基于W5300和FPGA的實時數據采集系統。系統選用W5300搭建網絡模塊，采用TCP協議與遠程上位機通信，控制以AD7357為核心的A/D模塊進行數據采集。通過對系統穩定性和準確性的反復測試，最終可實現兩路A/D以1.5 MS/s采樣率對50 Hz~750 kHz信號的準確采樣并向遠程上位機實時傳輸數據。 發表于：5/20/2013 ?…233234235236237238239240241242…?
