頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 把握賽靈思FPGA中的主要時鐘資源 把握DCM、PLL、PMCD和MMCM知識是穩健可靠的時鐘設計策略的基礎。賽靈思在其FPGA中提供了豐富的時鐘資源，大多數設計人員在他們的FPGA設計中或多或少都會用到。不過對FPGA設計新手來說，什么時候用DCM、PLL、 發表于：7/3/2013 賽靈思高層次綜合工具加速FPGA設計 作者：SharadSinha博士生新加坡南洋理工大學sharad_sinha@pmail.ntu.edu.sgVivadoHLS配合C語言等高級語言能幫助您在FPGA上快速實現算法。高層次綜合（HLS）是指自動綜合最初用C、C++或SystemC語言描述的數 發表于：7/2/2013 美高森美推出高集成度IGLOO2拓寬FPGA產品組合 致力于提供功率管理、安全、可靠與高性能半導體技術產品的領先供應商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC) 現在宣布推出用于工業、商業、航空、國防、通信和安全應用的IGLOO®2現場可編程門陣列(FPGA)系列產品?；诜且资钥扉W技術的IGLOO2 FPGA器件具有最多的主流FPGA特性功能，包括通用輸入/輸出(GPIOs)、5G SERDES接口，以及現今市場上很多相似器件都提供的PCI Express® endpoint，并且具有業界唯一的高性能存儲器子系統。 發表于：7/1/2013 使用Zynq-7000 AP SOC和FREERTOS設計視頻流系統 本應用指南演示了如何使用FreeRTOS操作系統——Zynq-7000 AP SoC的兩種推薦操作系統之一（另外一種是Linux）。 FreeRTOS是一種只含有少量文件的免費操作系統，易于連接、使用和維護。FreeRTOS支持多線程或任務、互斥器、信號燈和軟件定時器。在參考設計中，主應用在一個FreeRTOS線程中運行， 同時創建另一個FreeRTOS線程，用以逐漸改變屏幕視控系統(OSD)的透明度，以顯示混合效果。 發表于：7/1/2013 領先一代超越紙上談兵， Xilinx在競爭中脫穎而出 Xilinx亞太區銷售與市場副總裁楊飛說：“Xilinx將繼續‘領先一代’，市場份額將持續擴大”楊飛Xilinx亞太區銷售與市場副總裁作為可編程FPGA的發明者，Fabless半導體業務模式的首創者，從 發表于：7/1/2013 把手課堂：FPGA 101-如何配置您的Zynq SoC裸機解決方案 編者注：這是Adam Taylor規劃的Zynq-7000 All Programmable SoC實際操作教程系列的第二部分。Adam經常為Xcell雜志撰稿，他撰寫了第82期介紹Zynq SoC設計的封面報道，以及本期中介紹XPE和XPA的文章（見第46頁）。同時他還為All Programmable Planet撰寫博客。 發表于：7/1/2013 使用賽靈思的功耗估計器和功耗分析器工具 作者：AdamTaylor首席工程師EADSAstriumaptaylor@theiet.org精確估算FPGA設計的功耗對確保獲得正確的電源架構至關重要。FPGA與眾多其它類型組件的不同之處 發表于：7/1/2013 Huffman并行解碼算法的改進與實現 為了提高Huffman解碼的效率和實時性，采用并行處理技術和改進的Huffman并行解碼算法，設計基于現場可編程門陣列FPGA的Huffman并行解碼器。在不考慮Huffman編碼長度的情況下，解碼器通過插入流水線結構的方法將Huffman碼流的碼流頭和信息碼流分開，同時進行解碼。硬件仿真結果表明，在一個時鐘節拍內解碼器處理的數據位數與解碼效率成正比，位數越多，實時性越好。 發表于：6/27/2013 Synopsys發布為最優化實現所有系統級芯片處理器內核的標準單元庫和存儲器套件 為加速芯片和電子系統創新而提供軟件、知識產權（IP）及服務的全球性領先供應商新思科技公司（Synopsys, Inc.， 納斯達克股票市場代碼：SNPS）日前發布其專為支持多種處理器內核的優化實現而設計的套件，以作為DesignWare® Duet嵌入式存儲器以及邏輯庫IP組合的擴展。此次發布的全新DesignWare HPC(高性能內核)設計套件包括一整套高速和高密度存儲器實例和標準單元庫，它們可使SoC設計師優化其片上CPU、GPU和DSP IP內核，以實現最大的速度、最小的面積或最低的功耗，或針對其特殊的應用需求實現上述三者的最優化平衡。 發表于：6/26/2013 基于DSP和FPGA的實時圖像采集處理系統的設計 針對目前對圖像采集處理系統的高速性和便攜性的要求，設計了一套基于DSP、FPGA和ARM9的實時圖像采集處理系統。該系統主要利用FPGA的SoPC系統定制NiosⅡ軟核處理器及相關外設IP核來完成圖像數據的采集和存儲。DSP通過EMIF接口和EDMA接口完成數據的搬移和圖像處理的算法。ARM作為主機，通過HPI接口與DSP進行數據通信。結果表明，該平臺工作性能穩定，處理能力強，能完成算法的數據處理并對數據實時顯示，適用于自動循跡、模式識別等高速數據采集的應用場合。 發表于：6/26/2013 ?…232233234235236237238239240241…?
