頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。 最新資訊 一種UWB的MAC緩存設(shè)計(jì) 實(shí)現(xiàn)了一個(gè)脈沖超寬帶、高速、短距離無(wú)線通信組網(wǎng)工程的MAC緩存設(shè)計(jì)，使用片外SDRAM與MAC芯片電路中優(yōu)先級(jí)最高的FIFO進(jìn)行數(shù)據(jù)交互，并在SMIC 0.18 μm CMOS工藝下進(jìn)行了流片。測(cè)試結(jié)果證明其在125 MHz下能正常工作。 發(fā)表于：7/29/2013 UWB定位系統(tǒng)FPGA基帶處理設(shè)計(jì) 基于到達(dá)時(shí)間差（TDOA）算法，設(shè)計(jì)了一個(gè)脈沖超寬帶（IR-UWB）室內(nèi)定位系統(tǒng)的原理驗(yàn)證樣機(jī)。主要介紹傳感器捕捉標(biāo)簽發(fā)送的IR-UWB窄脈沖，進(jìn)而測(cè)出窄脈沖到達(dá)傳感器時(shí)刻的方法。利用FPGA中數(shù)字時(shí)鐘管理器（DCM）的相移器功能模塊（PS）構(gòu)成延遲鎖相環(huán)（DLL），測(cè)得到達(dá)傳感器的窄脈沖相對(duì)于同步時(shí)鐘的時(shí)刻。原理驗(yàn)證系統(tǒng)定位精度優(yōu)于40 cm，達(dá)到設(shè)計(jì)要求。 發(fā)表于：7/26/2013 基于EPM240T100的步進(jìn)電機(jī)綜合系統(tǒng)設(shè)計(jì) 在分析步進(jìn)電機(jī)內(nèi)部結(jié)構(gòu)和工作原理的基礎(chǔ)上，介紹了步進(jìn)電機(jī)控制器邏輯設(shè)計(jì)思路。控制芯片選用ALTERA公司的高性價(jià)比、專用大規(guī)模集成電路芯片EPM240T100，實(shí)現(xiàn)了步進(jìn)電機(jī)控制系統(tǒng)。 發(fā)表于：7/22/2013 基于低成本FPGA的高清低碼流H.264攝像機(jī)SoC參考設(shè)計(jì) 本文提出了一種基于低成本FPGA的高清低碼流安防攝像機(jī)SoC實(shí)現(xiàn)方式，該設(shè)計(jì)已經(jīng)完全實(shí)現(xiàn)，開創(chuàng)了高清低碼流安防攝像機(jī)SoC的先河。 發(fā)表于：7/19/2013 數(shù)字濾波器輸入輸出的設(shè)計(jì)與實(shí)現(xiàn) 濾波器是任何信號(hào)處理系統(tǒng)的關(guān)鍵組成部分，隨著現(xiàn)代應(yīng)用的日趨復(fù)雜，濾波器設(shè)計(jì)的復(fù)雜程度也日益提高。采用 FPGA 設(shè)計(jì)和實(shí)現(xiàn)的高性能濾波器的能力是模擬方法所望塵莫及的。另外，采用FPGA 設(shè)計(jì)的數(shù)字濾波器可以避免模擬設(shè)計(jì)中存在的某些問題，特別是組件漂移和容差（在高可靠應(yīng)用中，由溫度過高、老化和輻射問題造成）。這些模擬問題會(huì)顯著降低濾波器的性能，特別是在通帶紋波等方面。 發(fā)表于：7/19/2013 聯(lián)華電子 (UMC) 28納米節(jié)點(diǎn)采用Cadence物理和電學(xué)制造性設(shè)計(jì)簽收解決方案 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司（NASDAQ:CDNS）今天宣布，歷經(jīng)廣泛的基準(zhǔn)測(cè)試后，半導(dǎo)體制造商聯(lián)華電子（NYSE：UMC；TWSE：2303）（UMC）已采用Cadence “設(shè)計(jì)內(nèi)”和“簽收”可制造性設(shè)計(jì)（DFM）流程對(duì)28納米設(shè)計(jì)進(jìn)行物理簽收和電學(xué)變量?jī)?yōu)化。該流程既解決了隨機(jī)和系統(tǒng)良率問題，又為客戶的28納米設(shè)計(jì)提供另一種成熟的制造流程。通過與聯(lián)華電子的合作開發(fā)，這些新的流程整合了業(yè)界領(lǐng)先的DFM預(yù)防、分析和簽收能力，包括Cadence光刻物理分析器（LPA）、Cadence模板分析、Cadence光刻電學(xué)分析器（LEA）和Cadence化學(xué)機(jī)械拋光預(yù)測(cè)（CCP）技術(shù)。 發(fā)表于：7/19/2013 運(yùn)用FPGA解決DSP設(shè)計(jì)難題 作者：RegZatrepalekHardent公司DSP/FGPA設(shè)計(jì)專家rzatrepalek@hardent.com本文以實(shí)踐為基礎(chǔ)，對(duì)DSP和FPGA技術(shù)進(jìn)行了簡(jiǎn)要回顧，并詳細(xì)比較了這兩種架構(gòu)在FIR濾波器應(yīng)用中的優(yōu)劣。DSP對(duì)電子系 發(fā)表于：7/18/2013 FPGA IP核軟硬件協(xié)同驗(yàn)證采用形式驗(yàn)證技術(shù) 從移動(dòng)設(shè)備到汽車乃至工業(yè)機(jī)械，越來越多的產(chǎn)品采用需要軟硬件協(xié)同工作的高級(jí)處理技術(shù)來執(zhí)行一系列艱巨的任務(wù)。不過，隨著系統(tǒng)日趨復(fù)雜性，設(shè)計(jì)人員在驗(yàn)證軟硬件是否能夠協(xié)同工作方面也面臨著日益嚴(yán)峻的挑戰(zhàn)。過去 發(fā)表于：7/18/2013 在FPGA中實(shí)現(xiàn)狀態(tài)機(jī)的方法 狀態(tài)機(jī)往往是FPGA開發(fā)的主力。選擇合適的架構(gòu)和實(shí)現(xiàn)方法將確保您獲得一款最佳解決方案FPGA常常用于執(zhí)行基于序列和控制的行動(dòng)，比如實(shí)現(xiàn)一個(gè)簡(jiǎn)單的通信協(xié)議。對(duì)于設(shè)計(jì)人員來說，滿足這些行動(dòng)和序列 發(fā)表于：7/18/2013 基于FPGA的超導(dǎo)MRI的B0渦流補(bǔ)償算法 采用可以用FPGA實(shí)現(xiàn)的算法進(jìn)行梯度電流預(yù)補(bǔ)償?shù)姆椒ㄟM(jìn)行B0渦流的補(bǔ)償。鑒于FPGA具有高速并行處理和狀態(tài)機(jī)無(wú)限循環(huán)的特點(diǎn)，設(shè)計(jì)了一種從開機(jī)到斷電，1 ?滋s計(jì)算一次不間斷的 B0渦流補(bǔ)償?shù)哪Ｊ健Ｔ囼?yàn)證明，該方法通用性好、速度快、體積小、成本低。 發(fā)表于：7/17/2013 ?…229230231232233234235236237238…?
