頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 意法半導體（ST）通過CMP提供130納米H9A模擬CMOS制程 意法半導體（STMicroelectronics，簡稱ST；紐約證券交易所代碼：STM）與CMP（Circuits Multi Projets®）攜手宣布即日起通過CMP向大學、研究實驗室和設計企業提供意法半導體的H9A CMOS制程（130納米光刻技術節點），該樣片試制服務可提供大量模擬器件和數字器件。晶片擴散工序在意法半導體法國Aix-en-ProvenceRousset工廠完成。意法半導體正在以代工服務的形式向第三方提供這項制程，可用于制造現有的模擬器件平臺或在超越摩爾應用領域取得的新的研發設計，如能量收集、自主智能系統以及家庭自動化集成系統。 發表于：3/18/2013 基于DDS芯片的相位相關雙通道信號源設計 采用直接數字頻率合成（DDS）芯片AD9854設計了一種任意相位相關雙通道信號源，利用FPGA可編程器件實現邏輯控制。該信號源可輸出兩路相干、同頻、相位差可設定的正弦信號。同時，利用DDS器件內置的高速比較器及外圍信號調理電路，也可同時輸出三角波和方波信號。其輸出頻率范圍為0~150 MHz，頻率分辨率為1 μHz,相位調節分辨率可達0.022°。實測結果表明，該系統輸出信號頻率穩定度高、相位差精確。 發表于：3/13/2013 適用于AVS的高性能整像素運動估計硬件設計 提出了一種適用于AVS的高性能整像素運動估計的硬件設計。該設計采用了二維內置SAD加法樹計算陣列結構，通過合理的安排片上存儲，極大地降低了I/O帶寬；運用了加1電路選擇進位加法器，進一步縮小了結構面積，提高了處理速度。實驗表明，使用SMIC 0.18 μm CMOS工藝庫在250 MHz頻率下綜合，所提出的結構只需102 K門，滿足對AVS高清視頻實時處理的要求。 發表于：3/13/2013 意法半導體（ST）28納米FD-SOI技術運行速度達到3GHz 意法半導體（ST)宣布，其28納米FD-SOI技術平臺在測試中取得又一項重大階段性成功。繼去年12月公司宣布系統級芯片（SoC）集成電路成功投產后，意法半導體又宣布其法國Crolles工廠生產的應用處理器引擎芯片工作頻率達到3GHz，在指定的工作頻率下新產品能效高于其它現有技術。 發表于：3/13/2013 中芯國際CEO邱慈云再次當選GSA董事 中芯國際集成電路制造有限公司（“中芯國際”，紐交所代號：SMI，港交所股份代號：981），中國規模最大、技術最先進的集成電路代工廠，今日宣布，其首席執行官邱慈云博士再次當選全球領先的半導體行業協會之一 -- 全球半導體聯盟（簡稱“GSA”）董事。 發表于：3/13/2013 基于導航基帶芯片的UART的設計和仿真 設計了一款帶自動波特率檢測且誤差較小的UART模塊，旨在獲得良好的通信功能。該模塊支持全雙工的串行數據傳輸和紅外通信功能，且支持DMA模式以減少CPU的占用時間。UART的發送和接收通道各有一個FIFO模塊。最后，利用Verilog語言的硬件實現方法在FPGA平臺上進行了驗證。 發表于：3/12/2013 ATCA架構中多網口后板的高效設計 介紹了多網口后板(RTM)的普通設計方案，提出了優化解決方案，并從軟、硬件方面進行了比較，并且描述了新方案在卸載CPU負荷、防止“中斷風暴”等方面的創新性設計。 發表于：3/12/2013 MathWorks 發布 2013a 版 MATLAB 和 Simulink 產品系列 MathWorks 今天宣布發布MATLAB 和 Simulink 產品系列的 2013a 版本(R2013a)。該版本的新特點是引入Fixed-Point Designer，它結合了Fixed-Point Toolbox和Simulink Fixed Point的功能。還包含Phased Array System Toolbox和SimRF內的功能，增強了無線和雷達通信系統設計。R2013a 還更新了80 種其他產品，包括 Polyspace 嵌入式軟件驗證產品。 發表于：3/11/2013 賽靈思領先一代：Smarter Networks (更智能的網絡) 通信與網絡是一個規模龐大的全球性競爭行業。賽靈思作為網絡通信設備廠商的三大半導體供應商之一，一直通過組裝、開發和收購新技術和專業技術來幫助設備廠商實現顯著的產品差異化，為其客戶提供更大價值，使其邁向更加輝煌的成功。 發表于：3/7/2013 Xilinx打造全新Smarter System，填補ASIC和ASSP市場空白 如何能在突出的矛盾和需求之間完美平衡？賽靈思推出了Smarter Network（更智能網絡）解決方案，即，能自我調整以適應流量、需求、QoS 和自身健康狀況網絡具有內容和上下文感知(context-aware) 技術。能讓通信服務供應商和電信公司以最低的單位容量成本最大限度地實現一致性和可預見性的服務交付。能自我管理，或者可針對多個工作參數進行遠程管理，其中包括需求、性能、健康狀況、可用性和功耗等。 發表于：3/7/2013 ?…238239240241242243244245246247…?
