通過合作，臺(tái)積電將與博通共同打造更加強(qiáng)大的CoWoS系統(tǒng)封裝平臺(tái)。
隨著摩爾定律的失效，行業(yè)普遍認(rèn)為先進(jìn)封裝可以改善芯片的整體性能變現(xiàn)，以延續(xù)半導(dǎo)體產(chǎn)業(yè)既有的發(fā)展走勢(shì)。因此，臺(tái)積電等代工廠也開始將封裝技術(shù)融入到晶圓制造過程中，做更加徹底的系統(tǒng)級(jí)微縮。
3月3日，臺(tái)積電宣布與博通合作，一起強(qiáng)化CoWoS平臺(tái)，以優(yōu)化晶圓級(jí)封裝技術(shù)，幫助進(jìn)一步提升芯片運(yùn)算能力。
作為臺(tái)積電進(jìn)軍封裝業(yè)的關(guān)鍵技術(shù)，CoWoS主要就是將邏輯芯片和DRAM放在硅中介層（interposer）上，然后封裝在基板上。它能夠減掉處理器多達(dá)70％的厚度，并且能夠顯著提高處理器性能。
據(jù)悉，最新一代CoWoS技術(shù)支持業(yè)界首創(chuàng)且最大的兩倍光罩尺寸（2X reticle size）之中介層，面積約1700平方毫米。它能夠容納多個(gè)邏輯系統(tǒng)單芯片（SoC）、6個(gè)高頻寬存儲(chǔ)器（HBM）立方體，提供高達(dá)96GB的存儲(chǔ)器容量。它還提供每秒高達(dá)2．7兆位的頻寬，比臺(tái)積電2016年推出的技術(shù)速度提升2．7倍。
在這一次的合作中，博通將負(fù)責(zé)定義復(fù)雜的上層芯片、中介層、以及HBM結(jié)構(gòu)，臺(tái)積電則是開發(fā)堅(jiān)實(shí)的生產(chǎn)制程來充分提升良率與效能，以滿足兩倍光罩尺寸仲介層帶來的特有挑戰(zhàn)。
此前雖然因成本超出預(yù)期而出現(xiàn)應(yīng)用受限的情況，但對(duì)CoWoS的市場(chǎng)前景臺(tái)積電仍然十分樂觀。因?yàn)镃oWoS具有支持更高存儲(chǔ)器容量與頻寬的優(yōu)勢(shì)，同時(shí)隨著芯片性能的不斷提升，深度學(xué)習(xí)、5G網(wǎng)絡(luò)、數(shù)據(jù)中心等各種芯片設(shè)計(jì)都將是它施展拳腳的應(yīng)用場(chǎng)景。
對(duì)此，博通ASIC產(chǎn)品部門工程VP Greg Dix表示，藉由雙方的合作，我們利用前所未有的運(yùn)算能力、輸入／輸出、以及存儲(chǔ)器整合來驅(qū)動(dòng)創(chuàng)新，同時(shí)為包括人工智能、機(jī)器學(xué)習(xí)以及5G在內(nèi)的創(chuàng)新產(chǎn)品鋪路。
作者：Lynn