頭條 使用有安全保障的閃存存儲構建安全的汽車系統 在現代汽車嵌入式系統中，高度安全的數據存儲是必不可少的，尤其是在面對日益高明的網絡攻擊時。本文將介紹設計師正確使用閃存的步驟。 最新設計資源 看好可穿戴、AR/VR和IoT人機交互市場增長，博世傳感器借三大新品發力[MEMS|傳感技術][消費電子] 在剛剛落下帷幕的2018年慕尼黑上海電子展上，全球領先的MEMS傳感器供應商Bosch Sensortec面向中國市場正式發布三款重磅產品，其中包括兼具低功耗和高性能完美適用于可穿戴設備的加速度計BMA400、適用于AR/VR的高性能慣性測量單元（IMU）BMI085和用于物聯網中虛擬用戶界面的交互式投影模塊，進一步將其在消費類市場的領地擴展至更大疆域。 發表于：3/23/2018 基于FMCW環掃SAR的成像系統設計及測試方法[嵌入式技術][航空航天] 為實現目標不同距離的高分辨率成像，提出一種調頻連續波(FMCW)環掃合成孔徑雷達(SAR)體制下的目標距離向探測系統設計及測試方法。該系統由模擬前端和FPGA共同處理實現，設計多種工作模式以實現近、中、遠3種探測距離及相應的分辨率。通過MATLAB模擬射頻前端去調頻處理后的信號，加載到FPGA數字下變頻處理，對所得信號仿真得到輸出頻譜，并進行閉環板級實測，驗證了該基于FMCW環掃SAR的目標距離向成像系統設計的可行性。 發表于：3/23/2018 基于分數低階協方差譜的頻譜感知算法研究及其FPGA實現[可編程邏輯][通信網絡] 在對非高斯噪聲情況下主用戶頻譜感知問題的理論研究之上，采用α穩定分布模型描述認知通信系統的非高斯噪聲，給出了一種基于分數低階協方差的感知方法，并采用分數低階協方差譜對α穩定分布噪聲下的主用戶信號進行了譜估計,較好地解決了在非高斯噪聲情況下傳統的功率譜估計性能失效的問題。在此基礎上針對FPGA的特性，進一步優化了算法，在FPGA上設計并實現了基于該算法的感知系統。系統利用FPGA產生中心頻率為25 MHz、帶寬為12.5 MHz的QPSK信號和特征指數為1的α穩定分布噪聲作為主用戶信號，設計相應的數字信號處理模塊，并在此系統中驗證了基于分數低階協方差的感知方法能夠有效地從α穩定分布噪聲中檢測出主信號的存在。該系統運行穩定，可移植性強，適用于不同的主用戶頻譜檢測方案在此系統上進行實現與驗證。 發表于：3/23/2018 給你的示波器裝上翅膀[測試測量][汽車電子] 物物聯網已是這個時代的趨勢，21世紀信息化的快速發展為我們的生活提供著無數的便利。工程師的法寶——示波器如今也趕上了潮流，鼎陽SDS1000X-E四通道超級熒光示波器的WiFi選件和通過Web網頁進行遠程控制的功能，可以充分滿足工程師們在不同環境下的測試需求。 發表于：3/23/2018 你示波器的波形捕獲率真的有那么高嗎？[測試測量][汽車電子] 示波器作為電子工程師最常用的儀器，從最開始的模擬示波器，到數字存儲示波器和數字熒光示波器，以及越來越偏向專業化的定制類示波器，功能越來越豐富的同時，性能也發生著日新月異的變化，消費者在選擇的時候有時候就可能看得眼花繚亂，那么如何選擇適合自己的一款示波器呢？我們知道示波器三大核心指標是帶寬、采樣率、存儲深度，然而在選擇數字示波器時還有一個很重要的指標往往會被忽略，那就是我們今天要講的波形刷新率，也稱為波形捕獲率！ 發表于：3/23/2018 艾德克斯IT7600可編程交流電源諧波模擬功能解析[電源技術][智能電網] 隨著電力電子技術的發展，各種電力電子裝置設備及開關電源產品等已被廣泛使用。技術高速發展的同時，也對于用電環境造成比較嚴重的污染，市電網絡中產生了大量的諧波，這些諧波對電力系統、工業、交通及家庭用電產品產生了越來越嚴重的危害。世界各國對諧波問題都給予了充分的關注，不少國家和國際組織都制定了限制電力系統和用電設備諧波的標準和規定。 發表于：3/22/2018 基于電力線通信的光伏電站漏電監測系統設計[電源技術][智能電網] 分布式光伏電站線路絕緣漏電故障一直是光伏電站的技術難點，尤其是從光伏電池陣列到并網逆變器的各個環節中，布線復雜，環境惡劣。針對傳統監測技術的弊端，提出了一種基于電力線通信的分布式漏電監測系統。系統采用電力線通信技術結合傳感器技術的方式，完成了采集節點和中央監測終端軟硬件的設計與優化，實現了對采集點漏電流數據的收集和傳輸，并對系統進行了不同溫度條件下的準確率的測試。通過實驗驗證，系統的可靠性均在97％以上，能有效地監測分布式光伏電站的漏電情況。 發表于：3/22/2018 GPS偽衛星高精度室內定位技術研究與實現[通信與網絡][通信網絡] 為了實現高精度室內定位，克服GPS導航系統在室內等復雜環境定位的局限性，提出了一種基于偽衛星的高精度室內定位方案。該方案以FPGA+DSP作為核心處理器，并集成了高速A/D轉換電路以及上下變頻電路。詳細介紹了偽衛星信號時鐘同步方法和接收機抗遠近效應設計方案及實現。通過對系統測試，結果表明在室內靜態和動態定位精度都在3 cm以內，實現了高精度室內定位，該方案的實現對室內外無縫定位具有重要的意義。 發表于：3/22/2018 多通道雙頻高頻雷達接收機模擬前端的設計[通信與網絡][航空航天] 針對天地波組網系統對雷達接收機的指標要求，提出并實現了一種基于軟件無線電思想的雙頻多通道數字化雷達接收機模擬前端的設計。該設計以一個模數轉換芯片為核心，實現了對8通道同時雙頻接收信號的放大和采樣，保證了各個通道增益控制的一致性，簡化了電路的同時又擁有更多的靈活性。最后通過接收機的系統仿真和現場測試，證明了該設計的正確性，滿足了實際應用要求。 發表于：3/21/2018 一種帶有巴倫電路的24 GHz上混頻器設計[電源技術][其他] 設計了一個24 GHz上變頻混頻器，基于吉爾伯特結構全集成了3個片上巴倫電路。采用gm/I方法協調晶體管大小為了獲得較好的轉換增益、隔離度與電路耗散功率。電路實現采用廈門三安0.5 μm PHEMT工藝，5 V電壓供電，在本振LO為0 dBm時，轉換增益為9 dBm。工作在24 GHz頻段時，1 dB壓縮點為-20 dBm，混頻器的最大輸出功率為-10 dBm，射頻輸出端口與本振的隔離度大于32 dB，整個電路直流功耗40 mW，芯片面積為1 mm×1.3 mm。 發表于：3/21/2018 基于分段多項式近似的DDFS研究及FPGA實現[可編程邏輯][航空航天] 提出一種直接數字頻率合成器(DDFS)的設計方法，采用分段多項式近似的算法模型代替傳統的查找表方式，實現相位至余弦幅度的映射。選擇擬合余弦函數均方誤差最小的兩段四階偶次冪多項式，使在合成信號的無雜散動態范圍(SFDR)達到最大(94.98 dBc)。然后基于FPGA實現了相幅映射為14位輸入位寬結構的DDFS，對實現該方法定點量化的數字系統進行了分析和優化，結果表明，量化后的DDFS輸出信號幅度的絕對誤差小于2.6×10-4，SFDR約93 dBc，接近理論上的SFDR上界。該研究工作為下一代天基感應式磁力儀的高精度在軌定標信號源提供一種可能的新方法。 發表于：3/20/2018 小數分頻頻率合成器的Σ-Δ調制分析及優化[模擬設計][其他] 分析Σ-Δ量化對小數分頻頻率合成器相位噪聲及雜散的影響，優化Σ-Δ量化器，提升頻率合成器性能。分別分析了Σ-Δ量化器階數、頻率合成器帶寬、Σ-Δ量化器工作頻率及Σ-Δ量化器位數對頻率合成器的影響，并建立數學模型。使用MATLAB驗證了數學模型，提出輸入信號預先插入零點，迭加低能量白噪聲的二階Σ-Δ量化器適合于Σ-Δ頻率合成器，且通過提高Σ-Δ量化器工作頻率而提升Σ-Δ頻率合成器帶寬。 發表于：3/20/2018 高性能主從模式動態可重構的SPI IP核設計[嵌入式技術][其他] 為滿足系統芯片(SoC)中的串行外設接口(SPI)靈活配置的要求，設計了一種既可作為主機又可作為從機、支持4種數據傳輸模式、允許7種時鐘傳輸速率的SPI IP核。該SPI IP核通過狀態機來控制數據傳輸模塊端口的方向，以此來解決主從模式下數據傳輸方向相反的問題，通過對移位寄存器的復用減少了邏輯資源消耗，利用時鐘分頻模塊來實現不同傳輸速率下的數據交換，設計了配置數據傳輸模式的時鐘極性和時鐘相位等端口，方便了對SPI IP核的操作。結果表明：該SPI IP核符合SPI總線協議，在0.13 μm工藝下消耗1 062個邏輯門，在系統工作頻率80 MHz下的功耗約為0.395 7 mW。 發表于：3/19/2018 基于UVM的基帶射頻接口電路的驗證[微波|射頻][其他] 針對UVM驗證方法學的高效性，結合UVM可重用性的特點，搭建層次化的模塊級驗證平臺，對基帶射頻接口電路的功能進行驗證。驗證分析表明，基帶射頻接口硬件電路架構移植于UVM環境中，不僅提高了代碼覆蓋率和功能覆蓋率，而且大幅提升了驗證效率。同時通過DC（Design Compiler）對硬件RTL約束后，得到射頻接口電路接收通路的面積為0.3 mm2，功耗為39 mW；射頻接口電路發送通路的面積為0.5 mm2，功耗為58 mW。 發表于：3/19/2018 動力電池SOC估算復雜方法綜述[電源技術][汽車電子] 荷電狀態（SOC）是動力電池管理系統的重要參數。準確估算動力電池SOC是促進電動汽車發展的關鍵技術。因為動力電池的工作環境復雜多變，傳統方法難以準確估算其SOC。首先分析了SOC估算的影響因素，然后對不斷改進的復雜方法進行了綜述，分析并對比各自的優缺點。最后對動力電池SOC估算復雜方法進行總結并提出展望。 發表于：3/16/2018 ?…375376377378379380381382383384…?
