頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于NiosⅡ軟核處理器的七段數碼管動態顯示設計 SOPC(System On Programmable Chip)技術是美國Altera公司于2000年最早提出的，并同時推出了相應的開發軟件Quartus II。SOPC是基于FPGA解決方案的SOC(System On Chip)，構成SOPC的方案也有多種。第一種是基于FPGA嵌入IP硬核的SOPC系統，即在FPGA中事先植入嵌入式系統處理器，目前最常用的嵌入式處理器大多采用了含有ARM的32位知識產權處理器核的器件。第二種是基于FPGA嵌入IP軟核的SOPC系統，目前最有代表性的軟核處理器分別是Altera公司的Nios II核，以及Xilinx公司的MicroBlaze核。第三種是基于HardCopy技術的SOPC系統，HardCopy就是利用原有的FPGA開發工具，將成功實現于FPGA器件上的SOPC系統通過特定的技術直接向ASIC轉化。 發表于：12/27/2007 Altera發售全線65-nm Cyclone III FPGA 新器件,站點首頁,芯片,EDA及可編程 發表于：12/24/2007 誰贏誰輸？第四季度晶圓代工廠商盤點 產業脈動,站點首頁,資訊,EDA及可編程 發表于：12/24/2007 FPGA與CPLD的區別 CPLD更適合完成各種算法和組合邏輯,FPGA更適合于完成時序邏輯。換句話說,FPGA更適合于觸發器豐富的結構,而CPLD更適合于觸發器有限而乘積項豐富的結構。CPLD的連續式布線結構決定了它的時序延遲是均勻的和可預測的,而FPGA的分段式布線結構決定了其延遲的不可預測性。 發表于：12/19/2007 Altera公布2007年度Nios II嵌入式處理器設計大賽獲獎名單 Altera公司(NASDAQ: ALTR)今天公布了Nios II嵌入式處理器年度設計大賽獲獎設計團隊名單。獲得一等獎的包括來自北京交通大學、臺灣義守大學、印度特里奇國家技術研究所(National Institute of Technology, Trichy)以及韓國仁荷/弘益航空航天大學(Inha/Hongik Korea Aerospace University)的設計團隊。最近，獲獎團隊在Altera亞太地區不同城市舉行的SOPC World 2007上展示了他們的創新設計。 發表于：12/18/2007 Stratix III FPGA性能達到了533-MHz DDR3接口標準 新器件,站點首頁,芯片,EDA及可編程 發表于：12/17/2007 Cadence公司近期培訓課程 人才培訓,站點首頁,人才,EDA及可編程 發表于：12/17/2007 全球可編程邏輯解決方案領導廠商賽靈思公司（Xilinx, Inc. (NASDAQ: XLNX) ）和精確可靠時序解決方案領先提 新器件,站點首頁,芯片,網絡與通信,EDA及可編程 發表于：12/14/2007 Gartner認可Nios II處理器是FPGA業界最好的軟核處理器 Altera公司(NASDAQ: ALTR)今天宣布，Nios II 處理器內核是FPGA業界設計啟動時應用最廣泛的軟核處理器，市場研究公司Gartner在其最近的報告“Market Trends: ASIC Design Starts 2007”中證實了這一觀點。Altera的Nios II處理器內核是可配置的32位FPGA軟核微處理器，廣泛應用于各種領域和最終市場，例如，固網、廣播、軍事、無線、汽車和消費類等。 發表于：12/13/2007 Altera新的MAX IIZ CPLD在便攜式應用中實現了零功耗 新器件,站點首頁,芯片,EDA及可編程,便攜設備 發表于：12/11/2007 ?…608609610611612613614615616617…?
