頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 基于現(xiàn)代DSP技術(shù)的QPSK調(diào)制器的設(shè)計(jì) 基于現(xiàn)代DSP技術(shù)的QPSK調(diào)制器的設(shè)計(jì),摘要：為了提高DSP系統(tǒng)的開發(fā)效率，引入了現(xiàn)代DSP技術(shù)，并由此設(shè)計(jì)了QPSK調(diào)制器。依據(jù)QPSK調(diào)制的基本原理，利用MATLAB／SimulinkDSPBuilder和Quartusll搭建模型，在模塊的形成方式上，采用DSPBuilder中的模塊代替 發(fā)表于：6/15/2011 立體攝像深度感知的FPGA實(shí)現(xiàn) 針對立體攝像的深度感知，F(xiàn)PGA解決方案能使處理器的時間得到緩解，減少或除去器件的成本，例如MPU、DSP、激光器和昂貴的鏡頭。通過提供給機(jī)器人其環(huán)境中的差異測繪，F(xiàn)PGA使機(jī)器人中的CPU專注于重要的高層任務(wù)，例如建圖和定位。 發(fā)表于：6/14/2011 安全通信系統(tǒng)的FPGA實(shí)現(xiàn)[圖] 該系統(tǒng)主要針對信息傳輸過程中存在信息泄露、信息篡改、非法用戶入侵等安全威脅而設(shè)計(jì)的一套基于FPGA平臺的網(wǎng)絡(luò)信息安全傳輸系統(tǒng)。該系統(tǒng)采用客戶機(jī)/服務(wù)器模式，因此，系統(tǒng)主要包括兩個部分：客戶端和服務(wù)器端?？蛻舳俗鳛檎麄€系統(tǒng)的控制中心，根據(jù)實(shí)際需要，向服務(wù)器端發(fā)送請求，并顯示接收到的信息。服務(wù)器端響應(yīng)客戶端的請求，發(fā)送相應(yīng)信息。服務(wù)器端和客戶端之間的信息都是經(jīng)過加密后進(jìn)行傳輸?shù)模ＷC信息的安全可靠性。 發(fā)表于：6/14/2011 基于PSoC3的多通信接口時的DMA設(shè)計(jì) 隨著上層應(yīng)用軟件的日趨多樣化，現(xiàn)在的便攜式電子產(chǎn)品對嵌入式芯片的功能需求越來越高，單一或僅可以局部定制的傳統(tǒng)芯片已經(jīng)不能滿足需要。因此數(shù)字系統(tǒng)和模擬系統(tǒng)都可以根據(jù)需要靈活定制成為芯片設(shè)計(jì)、開發(fā)的發(fā) 發(fā)表于：6/14/2011 如何保護(hù)FPGA輸入端的齊納二極管 雖然5V電源邏輯在很多應(yīng)用中仍很常見，但大多數(shù)FPGA都支持3.3V以及更低的接口電平。FPGA應(yīng)用說明通常建議，當(dāng)把一只FPGA連接到較高電壓電平時，F(xiàn)PGA的I/O塊中要用PCI（外設(shè)部件互連）總線箝位二極管，并外接一只串聯(lián)限流電阻，以防止損壞FPGA（圖1）。PCI箝位二極管會將電壓限制在不致?lián)p壞輸入端的電平，而電阻則將電流限制在一個不會損害PCI箝位二極管的安全水平。這種方案在低速信號的設(shè)計(jì)中工作良好。 發(fā)表于：6/14/2011 MSK信號檢測識別的FPGA實(shí)現(xiàn) MSK信號檢測識別的FPGA實(shí)現(xiàn),采用MSK調(diào)制的跳頻通信具有主瓣能量集中、旁瓣衰落滾降快、頻譜利用率高和抗干擾能力強(qiáng)等優(yōu)點(diǎn)，在軍事通信中應(yīng)用廣泛。如美軍現(xiàn)役的聯(lián)合戰(zhàn)術(shù)信息分發(fā)系統(tǒng)采用的通信信號，工作帶寬969~1206MHz，跳頻速率為70000多 發(fā)表于：6/14/2011 基于雙FPGA的刀閘接口控制箱的設(shè)計(jì) 摘要：現(xiàn)有變電站改造成數(shù)字化變電站時需要增加過程層設(shè)備，其中對刀閘接口控制箱的動作可靠性提出了極高的要求。提出一種基于雙FPGA實(shí)現(xiàn)多重邏輯閉鎖的刀閘接口控制箱實(shí)現(xiàn)方案。設(shè)計(jì)了FPGA電源和時鐘實(shí)現(xiàn)電路，兩塊 發(fā)表于：6/14/2011 紅色颶風(fēng)FPGA高級技術(shù)研討會（第4期） 高速千兆位互連必然會成為今后芯片間(chip-to-chip)、電路板間(board-to-board) 或設(shè)備間(box-to-box) 通信的發(fā)展方向。同時，隨著芯片因工藝的提升而進(jìn)一步縮小，在芯片中能有效地實(shí)現(xiàn)可以作為高速串行干線連接網(wǎng)關(guān)的高速串行解串器(SERDEs)和驅(qū)動器。FPGA將成為快速驗(yàn)證、采納某種標(biāo)準(zhǔn)和將最新的串行互連協(xié)議生產(chǎn)化及實(shí)用化的可編程平臺。 發(fā)表于：6/13/2011 Xilinx 第三屆OpenHW開源硬件與嵌入式設(shè)計(jì)大賽專題報(bào)道 “第三屆OpenHW開源硬件與嵌入式設(shè)計(jì)大賽”隆重開幕。本次大賽由中國電子學(xué)會主辦，美國賽靈思公司和北京工業(yè)大學(xué)承辦。 發(fā)表于：6/13/2011 PSoC3內(nèi)部模擬布線和管腳選擇 本文首先介紹了PSoC3內(nèi)部的模擬總線分布，說明了PSoC Creator的模擬布線功能以及在設(shè)計(jì)中需要遵守的一些應(yīng)用規(guī)則，在模擬資源使用較多或?qū)δM性能要求較高的應(yīng)用中，設(shè)計(jì)者要遵照這些規(guī)則以達(dá)到高性能和高資源的使用。 發(fā)表于：6/13/2011 ?…390391392393394395396397398399…?
