頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于CPLD控制的DDS數字頻率合成器設計 ＤＤＳ是直接數字合成（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｓ）技術的簡稱，是近年來隨著數字集成電路和計算機的迅猛發展而出現的一種新的頻率合成技術。該技術從相位概念出發來對頻率進行合成。它采用數字取樣技術,將參考信號的頻率、相位、幅度等參數轉變成一組取樣函數，然后直接運算出所需要的頻率信號。由于是全數字結構，其輸出信號中含有大量雜散譜線。另外，其超寬頻帶信號也將遇到諧波電平高，從而難以抑制諧波等問題。這些問題嚴重影響了ＤＤＳ輸出信號的頻譜純度，也成為限制其應用的主要因素。本文提出了一種解決此問題的電路方案，并對如何改善信號源的頻譜質量進行了討論。 發表于：6/29/2011 基于FPGA的改進DES算法的實現 介紹了DES算法原理，詳細分析了子密鑰生成、S盒和輪函數的設計。將DES算法采用資源優先方案，在輪函數內部設置流水線架構，提高了整體處理速度；簡化子密鑰與原始密鑰的生成關系，實現子密鑰在迭代過程的動態分發；利用雙重case語句實現S盒的變換功能，加快算法執行速度。運用硬件描述語言Verilog,采用自頂向下的設計思想,在FPGA平臺上實現了改進DES算法的功能。 發表于：6/28/2011 基于改進的CORDIC算法的FFT復乘及其FPGA實現 根據定點FFT中旋轉因子所對應的CORDIC旋轉方向可預先求解的特點，改進了CORDIC算法中旋轉方向的計算方法，在節約乘法器資源的同時兼顧了速度與精度的要求，并基于改進的CORDIC算法，利用FPGA實現了這種FFT復乘模塊。仿真結果表明該設計可行，具有一定的實際意義和應用前景。 發表于：6/28/2011 基于MC8051內核的便攜幅頻特性測試儀設計 為滿足實際工程應用的需要，研制了以嵌入式MC8051內核為核心技術的便攜式幅頻特性測試儀。系統以Xilinx公司生產的型號為XC3S400的FPGA芯片為硬件處理核心，以MC8051內核作為用戶交互界面設計的控制核心。采用“正弦查找表IP核+D/A”的方式實現DDS技術并產生系統掃頻信號，以異步FIFO作為FPGA與MC8051內核之間數據傳輸的緩存模塊，同時采用TFT彩屏液晶進行顯示界面設計。 發表于：6/28/2011 SiliconGear利用賽靈思Spartan-6 FPGA打造最新一代高清視頻安全監控與視頻顯示平臺 全球可編程平臺領導廠商賽靈思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布，SiliconGear 在其最新一代高清 (HD) 視頻安全和視頻顯示平臺中采用了賽靈思 Spartan®-6 現場可編程門陣列 (FPGA)。 發表于：6/28/2011 基于FPGA的智能儀器遠程控制系統 基于FPGA的智能儀器遠程控制系統設計[圖],摘要：為實現智能儀器的遠程控制，提高控制系統的速度，采用現場可編程門陣列(FPGA)芯片、USB芯片 發表于：6/28/2011 基于實例的智能工藝設計系統 作為連接設計和制造的橋梁和紐帶，CAPP不僅是制造企業準備工作的首要步驟，而且是企業各部門信急交匯的重要環節。由于CAPP在CIMS中的地位和作用，工藝規劃的自動生成(也即智能工藝設計)被視為生產自動化中關鍵信息技術之一，各國競相開展應用技術研究。為此，本文從符合人類認知心理學的角度出發，通過引入CBR(Case-Based Reasoning)技術，將其與RBR技術進行有機結合，構造了一個基于實例的智能工藝設計系統，有效地解決了傳統智能工藝設計系統的缺陷與不足。 發表于：6/28/2011 基于FPGA的LCoS驅動和圖像處理系統設計 相較于透射式LCD，LCoS具有光利用率高、體積小、開口率高、器件尺寸小等特點，可以很容易地實現高分辨率和微顯示投影。采用彩色LCoS屏顯示基于RGB的彩色圖像，經過光學成像系統投影到接收屏上，實現計算全息圖像的三維顯示。 發表于：6/28/2011 基于XQ2V1000 FPGA的數字脈沖壓縮系統實現 O引言脈沖壓縮體制在現代雷達中被廣泛采用，通過發射寬脈沖來提高發射的平均功率，保證足夠的作用距離;接收時則采用相應的脈沖壓縮算法獲得脈寬較窄的脈沖，以提高距離分辨力，從而能夠很好地解決作用距離和距離分辨力之間的矛盾問題。線性調頻(LFM)信號通過在寬脈沖內附加載波線性調制以擴展信號帶寬，從而獲得較大的壓縮比。所需匹配濾波器對回波信號的多普勒頻移不敏感，因此LMF信號在日前許多雷達系統中仍在廣泛使用。本文基于快速傅里葉IP核可復用和重配置的特點，實現一種頻域的FPGA數字脈壓處理器，能夠完成正交輸入的可變點LFM信號脈沖壓縮，具有設計靈活，調試方便，可擴展性強的特點。1系統功能硬件實現方法該系統為某寬帶雷達系統的數據采集和數字脈沖壓縮部分。系統要求在1個脈沖重復周期(PRT)內完成距離通道的數據采集及1024點的數字脈沖壓縮，并在當前PRT將脈壓結果傳送至DSP，其硬件結構如圖1所示。數據采集系統主要包括前端的運算放大器和模/數轉換器。運算放大器選用ADI公司的AD8138，將輸入信號由單端轉換為差分形式以滿足ADC的輸入需求，并且消除共模噪聲的影響。模/數轉換器選用TI公司的ADS5500，具有14b的分辨率 發表于：6/28/2011 基于CPLD／FPGA的USB讀寫控制器 本文針對信息安全系統設計了一種對USB存儲設備的讀寫控制器。該控制器包括一個與主機連接的上游端口，以及安全存儲設備專用和普通存儲設備通用兩種下游端口。對安全存儲設備使用的硬件接口進行異化，以防止普通存儲設備通過該口接入；普通存儲設備采用普通的USB A型口連接。控制器不干預主機和安全存儲設備的數據交換，能夠破壞PC機寫入普通存儲設備上的數據包，從而防止了PC機上的數據通過普通存儲設備外泄 發表于：6/28/2011 ?…386387388389390391392393394395…?
