頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于VerilogHDL濾波器的設計 VerilogHDL是目前應用最廣泛的一種硬件描述語言，用于數字電子系統的設計。可用它進行各種級別的邏輯設計，并進行數字邏輯系統的仿真驗證，時序分析，邏輯綜合。小波濾波器的設計屬于復雜算法的電路設計，因此利用Veril—ogHDL對雙正交小波濾波器進行建模、仿真，實現電路的自動化設計，將是一種較為理想的方法。 發表于：8/24/2011 基于FPGA的通用異步收發器設計 采用Verilog HDL語言作為硬件功能的描述，運用模塊化設計方法分別設計了通用異步收發器(UART)的發送模塊、接收模塊和波特率發生器，并結合現場可編程門陣列(FPGA)的特點，實現了一個可移植的UART模塊。該設計不僅實現了串行異步通信的主要功能，而且電路簡單，工作穩定、可靠，可以將其靈活地嵌入到各個通信系統中。 發表于：8/23/2011 基于FPGA的遠距離測溫器數控系統設計 介紹了遠距離測溫器的結構組成和工作原理，設計了基于FPGA的遠距離測溫器數控系統的數據采集與控制系統，使用Altera公司的Cyclonell系列的FPGA實現了包括數據采集、數據通信等控制功能，著重敘述了硬件與軟件的實現方法。該數控系統具有測量精度高，低功耗等特點。 發表于：8/23/2011 基于FPGA的高速串行傳輸系統的設計與實現 作為高傳輸速率和低設計成本的傳輸技術，串行傳輸技術被廣泛應用于高速通信領域，并已成為業界首選。在此基于對高速串行傳輸系統的分析，對實例進行了總體設計驗證，最終達到高速傳輸的目的。 發表于：8/23/2011 一種基于音頻解嵌的異步FIFO設計及FPGA實現 介紹了一種針對音頻解嵌中的音頻幀輸出而采用的特定異步FIFO的設計。重點闡述了針對這一特定情況需要考慮到的FIFO深度及讀寫指針復位控制以及利用讀寫地址格雷碼對FIFO的空、滿標志信號的產生電路進行邏輯設計，用Verilog HDL硬件描述語言對電路進行RTL級設計，并使用Modelsim進行功能仿真，最后通過FPGA進行驗證。 發表于：8/22/2011 硅頻率控制器（SFC）-晶體替代市場的寵兒 晶體的主要組成部分是二氧化硅，俗稱石英。石英具有非凡的機械和壓電特性，使得從19世紀40年代中期以來一直作為基本的時鐘器件。如今，只要需要時鐘的地方，工程師首先想到的就是晶體，但是隨著應用的不斷深入，晶體的一些固有的缺陷也隨之暴露出來。如今新技術不斷涌現，并帶來很大的變化。 發表于：8/22/2011 基于FPGA的數據采集系統設計 摘要：提出一種基于FPGA技術的多路模擬量、數字量采集與處理系統的設計方案，分析整個系統的結構，并討論FPGA內部硬件資源的劃分和軟件的設計方案等。本設計方案外部電路結構簡單可靠，特別適用于多路檢測系統中，而 發表于：8/22/2011 DM642和CPLD外部中斷的寄存器式鍵盤設計 摘要：介紹了一種采用DM642和CPLD相配合的擴展鍵盤方法。CPLD管理鍵盤電路中的芯片邏輯，DM642的外部中斷監控按鍵的狀態。簡單闡述了鍵盤的分類，給出系統的硬件電路原理圖，在CCS軟件中調試程序方法。仿真結果表明， 發表于：8/22/2011 基于FPGA的DDS+DPLL跳頻信號源設計 針對跳頻通信系統有固有噪聲的特點，結合DDS+DPLL高分辨率、高頻率捷變速度的優點，并采用Altera公司的Quartus-Ⅱ_10．1軟件進行設計綜合，提出了一種新型的跳頻信號源。結果表明，該設計中DPLL時鐘可達到120 MHz，性能較高，而僅使用了30個LUT和18個觸發器，占用資源很少。 發表于：8/22/2011 基于FPGA的交通燈系統控制設計 為了對交通燈系統進行精確控制，采用FPGA實驗板，在QuartusⅡ軟件環境下，分別實現脈沖發生模塊、狀態定時模塊、交通燈顯示模塊、時間顯示模塊，進行仿真實驗和硬件下載，獲得的測試結果滿足設計要求。由于采用了EDA技術，使數字系統設計的效率顯著提高。 發表于：8/22/2011 ?…355356357358359360361362363364…?
