頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 Microsemi宣布提供SmartFusion cSoC成本優化版本 致力于提供幫助功率管理、安全、可靠與高性能半導體技術產品的領先供應商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC) 宣布提供經成本優化的SmartFusion®可定制單芯片系統 (customizable system-on-chip, cSoC) 器件A2F060，該器件備有商用和工業溫度等級型款，專門針對大批量應用而設計，包括馬達和運動控制、游戲機、太陽能逆變器，以及臨床和成像醫療電子設備。 發表于：9/5/2011 一種基于Spartan3E的DDS優化設計 在高可靠應用領域，如果設計得當，將不會存在類似于MCU的復位不可靠和PC可能跑飛等問題。CPLD/FPGA的高可靠性還表現在，幾乎可將整個系統下載于同一芯片中，實現所謂片上系統，從而大大縮小了體積，易于管理和屏蔽。所以，本文將在對DDS的基本原理進行深入理解的基礎上，采用多級流水線控制技術對DDS的VHDL語言實現進行優化，同時考慮到系統設計中的異步接口的同步化設計問題，把該設計適配到Xilinx公司的最新90nm工藝的Spartan3E系列的FPGA中。 發表于：9/5/2011 基于DSP和FPGA的多波形雷達回波中頻模擬器實現 本文論述一種自主產生式的雷達回波模擬器中頻部分的設計實現方法，該模擬器可產生脈沖單頻、脈沖線性調頻、步進頻、步進頻+線性調頻等多種波形的雷達回波信號，并可產生雙目標和參數可控的帶限高斯白噪聲，可模擬主要的干擾類型;輸出信號既可以直接用于信號處理機的中頻注入式測試，也可上變頻后用于雷達系統的射頻條件下的各種測試驗證。以下對該中頻雷達回波模擬器的實現方法予以詳細闡述。 發表于：9/5/2011 基于CoolRunner CPLD的MP3應用開發板的設計 本文介紹了基于CoolRunner CPLD的MP3應用開發板的設計流程，驗證了利用現有IP Core設計的可行性和高效性。在設計過程中，硬件(實驗評估板)的設計和基于IP Core的算法設計可同步進行，避免了兩者因異步帶來的設計周期的延長。實踐證明本文的設計思路和實現方法是一種靈活、快速、可靠地開發數字系統平臺的設計方案。 發表于：9/5/2011 基于SOPC的EDSL Modem的研制 EDSL Modem硬件平臺的搭建主要使用了 Altera公司的 FPGA Cyclone EP1C6Q240C8芯片，它擁有充足的可編程邏輯資源內嵌32位Nios-II軟核處理器來實現整個可編程嵌入式系統。系統的主要功能由FPGA實現，硬件電路除 FPGA外只需加上存儲器件、以太網控制芯片和前端AD/DA轉換芯片即可。本系統主要使用了一片 8M Byte Flash,一片16M Byte SDRAM，以及以太網接口控制芯片等作為FPGA的外圍設備，硬件結構簡單明了，極大提高了系統的可靠性。FPGA系統運行時鐘為50MHz，充分保證了系統的運行速度。 在硬件平臺的搭建中主要用到了Altera公司的Quartus-II與SOPC Builder軟件，其中 Quartus-II能進行系統及各邏輯部件的設計輸入、編譯、仿真、綜合、布局布線，并進行位流文件的下載和配置文件的燒錄，以及使用片內邏輯分析儀進行分析和驗證。 SOPC Builder嵌入在Quartus-II開發系統內,是一個自動系統開發工具,能夠自動進行系統定義,完成 SOPC開發的集成過程。在SOPC Builder 中選取系統所需部件,并自動生成每個 發表于：9/4/2011 基于Virtex-5 FPGA的高速串行傳輸系統的設計與實現 目前，高速串行接口取代并行拓撲結構已經是大勢所趨。當今很多公用互連標準(如USB，PCI-Express)都是基于串行連接來實現高速傳輸的。相比于并行總線，串行連接的物理緊密度和鏈路韌性具有很多優勢。因此，很多傳輸領域都轉向了串行傳輸，如筆記本電腦顯示互連、高速背板互連和存儲器內部互連。該系統涉及到的技術主要包括：光纖傳輸、PCIE(PCI-Express)傳輸和DDR緩存技術，以及這幾種技術在FPGA中融合為一個完整的串行傳輸鏈路，并實現了在兩臺服務器之間的高速數據傳輸測試，這對于實際工程應用具有重要的現實意義。 發表于：9/4/2011 基于CPLD的IRIG-B碼對時方式在繼電保護裝置中的應 基于GPS的對時方式有3種：1)脈沖對時方式;2)串行口對時方式;3)IRIG-B時間編碼對時方式。脈沖對時和串行口對時各有優缺點，前者精度高但是無法直接提供時間信息，而后者對時精度比較低。IRIG-B碼對時方式兼顧了兩者的優點，是一種精度很高并且又含有絕對的精確時間信息的對時方式，采用IRIC-B碼對時，就不再需要現場總線的通信報文對時，也不再需要GPS輸出大量脈沖節點信號。國家電網公司發布的技術規范中明確要求新投運的需要授時的變電站自動化系統間隔層設備，原則上應采用IRIG-B碼(DC)方式實現對時。 發表于：9/3/2011 FPGA基礎之時序設計 文章標題：FPGA基礎之時序設計。中國IT實驗室嵌入式開發頻道提供最全面的嵌入式開發培訓及行業的信息、技術以及相關資料的下載. 發表于：9/3/2011 如何在FPGA中實現圖像格式轉換 首先由同步視頻輸入MegaCore 功能來處理SDI 視頻數據。該功能將同步視頻格式數據（ 例如， BT656 或者DVI） 轉換為流控制Avalon 流（Avalon-ST） 視頻協議，實現與數據通路后面其他視頻處理功能的鏈接。 發表于：9/2/2011 基于ARM+FPGA架構的三維圖形加速系統 基于ARM+FPGA架構的三維圖形加速系統,引言隨著圖形處理的巨額運算量，CPU變得不堪重負。此時，需要使用特定的硬件設備來為嵌入式CPU承擔圖形處理的任務。具有三維圖形硬件加速能力的ARM+FPGA架構嵌入式圖形系統就是其中一種解決方案。其中，ARM處 發表于：9/2/2011 ?…352353354355356357358359360361…?
