頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于SOPC的嵌入式高速串口設計 高速串口數據通信在現代通信系統和控制系統中應用日益廣泛，較之傳統的基于RS232傳輸標準，具有更高的可靠性，更強的兼容性，更快的傳輸速率。 發表于：9/13/2011 基于CPLD及FPGA的VHDL語言電路優化設計 在VHDL語言電路優化設計當中，優化問題主要包括面積優化和速度優化。面積優化是指CPLD／FPGA的資源利用率優化，即用盡可能少的片內資源實現更多電路功能；速度優化是指設計系統滿足一定的速度要求。 發表于：9/13/2011 基于FPGA的雷達恒虛警模塊的設計 恒虛警處理技術可以使雷達在保持較高發現概率的同時，降低虛警概率。為了提高機載雷達在雜波與噪聲背景條件下發現目標的能力，針對復雜統計模型應用的局限性，提出了一種基于FPGA的恒虛警模塊的設計思想，并在軟件平臺環境下，對設計方法的可行性進行了仿真驗證。 發表于：9/13/2011 基于FPGA的SoC驗證平臺實現電路仿真偵錯 基于FPGA的SoC驗證平臺實現電路仿真偵錯,臺灣工業技術研究院提出一種能夠顯著提升客制化FPGA原型板驗證效率的創新方法，自動化現有的電路仿真(in-circuitemulation)偵錯功能，并提供更高的FPGA能見度。這個以FPGA為基礎的SoC驗證平臺對工研院而言是前景看好 發表于：9/13/2011 基于SOPC的MPEG4視頻播放器 基于SOPC的MPEG4視頻播放器,引言多媒體技術實用化的關鍵技術之一,就是解決視頻、音頻數字化以后數據量大,與數字存儲媒體、通信網容量小的矛盾,其解決途徑就是壓縮。為了支持低比特率視頻傳輸業務,MPEG(MovingPictureExpertsGroup)推出 發表于：9/13/2011 基于FPGA的TMR方法改進策略 基于FPGA的TMR方法改進策略,基于SRAM的FPGA對于空間粒子輻射非常敏感，很容易產生軟故障，所以對基于FPGA的電子系統采取容錯措施以防止此類故障的出現是非常重要的。三模冗余(TMR)方法以其實現的簡單性和效果的可靠性而被廣泛用于對單粒子翻轉( 發表于：9/10/2011 應用于除顫器的FPGA解決方案 美高森美公司（MicrosemiCorporation）的非易失性FPGA可廣泛應用于醫療儀器設備，而這些器件的安全性、高集成度和非易失性存儲的特點，特別適用于自動化體外除顫器（automatedexternaldefibrillator,AED）。 發表于：9/9/2011 可擴展動態重配置的新型FPGA平臺設計 雖然這種技術潛力無限，但對整個業界來說，動態重配置的使用仍然有相當大的難度。工程師需要一種清晰明確的設計方式，既能夠充分地發揮動態重配置的優勢，又不影響應用描述，而且最重要的是，不增加開發成本。為了將動態性和高性能結合起來，我們建議采用基于多線程的執行模型對異構性進行抽象。開發人員可以將應用當作線程集來進行編程，而不必考慮線程是在標準處理器還是專用硬件上執行。在這種情況下，動態重配置的作用是進行線程優先調度(thread preemption)和上下文切換。由法國國家研究署 (French National Research Agency (ANR)) 贊助的 FOSFOR(靈活的可重配置平臺操作系統)項目就專門負責開發這種新一代嵌入式、分布式實時操作系統。 發表于：9/9/2011 Nios II實現二頻機抖陀螺工作電路設計 Nios II是Altera開發的嵌入式軟核處理器，采用RISC精簡指令集，具有外設可定制、可裁剪性等優點，可方便嵌入Cvclone及Stratix系列 FPGA。陀螺信號處理系統中需要多種定制化的外設，而一般處理器無法滿足這種要求，因此NiosⅡ軟核處理器是處理激光陀螺陀螺信號的理想選擇。 發表于：9/9/2011 基于SoPC的超聲導波激勵信號發生器設計 基于SoPC技術設計了一種專門激勵管道超聲導波的信號發生器。重點闡述了導波專用DDS IP核的設計方法。發生器以MicroBlaze軟核處理器為控制核心，單片FPGA輔以必要的少量外圍硬件電路，易于擴展升級。實驗結果表明,輸出的信號精度高、噪聲小、穩定性好，頻率連續可調，可方便地應用于管道超聲導波檢測。 發表于：9/8/2011 ?…349350351352353354355356357358…?
