頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 多用戶水聲通信仿真平臺設(shè)計 多用戶水聲通信仿真平臺由服務(wù)器和客戶端兩部分組成，在PC機上實現(xiàn)服務(wù)器功能；在以Cyclone III FPGA為核心的SoPC系統(tǒng)上實現(xiàn)客戶端功能。信號通過客戶端的數(shù)據(jù)采集處理后，傳輸至服務(wù)器并與模擬水聲信道的沖擊響應(yīng)進行卷積等運算，最后將運算結(jié)果轉(zhuǎn)發(fā)給其他客戶端，實現(xiàn)多用戶水聲通信仿真功能。 發(fā)表于：10/10/2011 基于Nios II的多媒體廣告系統(tǒng)設(shè)計 本系統(tǒng)是在Altera公司的DE1上實現(xiàn)，F(xiàn)PGA采用的是Cyclone II EP2C20F484C7。伴隨著Nios的發(fā)展，Altera的SOPC概念逐漸為人們所接受，進而又推出了第二代處理器軟核Nios II，提高了處理能力、減少了資源占用，并在價格上擁有相當(dāng)大的優(yōu)勢，進一步推動了SOPC的發(fā)展。系統(tǒng)模塊在SOPC中可方便集成為一個系統(tǒng)。 發(fā)表于：10/10/2011 基于NiosⅡ處理器的總線架構(gòu)的SD卡設(shè)計 基于NiosⅡ處理器的總線架構(gòu)的SD卡設(shè)計,SD存儲卡以其大容量和小尺寸的特點，成為市面上各種嵌入式消費產(chǎn)品最常見的存儲媒介，探討SD卡設(shè)備的設(shè)計具有廣泛的應(yīng)用價值。這里將結(jié)合NiosⅡ處理器的總線架構(gòu)，分析SD卡的接口協(xié)議和驅(qū)動程序設(shè)計方法，并給出SD卡 發(fā)表于：10/10/2011 利用DSP和CPLD增強數(shù)據(jù)采集的可擴展性 DSP雖然在算法處理上功能很強大，但其控制功能是非常弱的;而CPLD本身并不具有內(nèi)部寄存器，雖然可以用CPLD的邏輯塊來實現(xiàn)寄存器，但是這將耗費大量的CPLD資源。然而，CPLD的強項在于時序和邏輯控制。本文介紹的多路數(shù)據(jù)采集系統(tǒng)就是充分利用了DSP和CPLD的優(yōu)點，將多個A/D轉(zhuǎn)換單元通過CPLD映射到DSP的I/O地址空間，利用CPLD屏蔽A/D轉(zhuǎn)換的初始化以及讀寫操作過程，使得DSP可以透過CPLD這個"黑匣子"快速、準(zhǔn)確地獲取數(shù)據(jù)。 發(fā)表于：10/10/2011 基于FPGA的可重構(gòu)智能儀器設(shè)計 在可重構(gòu)系統(tǒng)（ReconfigurableSystem）中，硬件信息（可編程器件的配置信息）也可以像軟件程序一樣被動態(tài)調(diào)用或修改。這樣既保留了硬件計算的性能，又兼具軟件的靈活性。尤其是大規(guī)模可編程器件FPGA的出現(xiàn)，實時電路重構(gòu)思想逐漸引起了學(xué)術(shù)界的關(guān)注[3]。可重構(gòu)的實現(xiàn)技術(shù)又很多種方式，包括DSP重構(gòu)技術(shù)、FPGA重構(gòu)、DSP+FPGA重構(gòu)、可重組算法邏輯體系結(jié)構(gòu)、可進化硬件（EHW）、本地重構(gòu)/Internet遠(yuǎn)程重構(gòu)、SOPC/SOC重構(gòu)。 發(fā)表于：10/10/2011 一種基于NiosⅡ的可重構(gòu)DSP系統(tǒng)設(shè)計 這種將常用的硬件模塊生成指令，軟、硬件并存的設(shè)計方法在FPGA中可實現(xiàn)較復(fù)雜的DSP運算。整個系統(tǒng)除了ADC、DAC和控制選擇鍵盤外，都可在1片F(xiàn)PGA可編程芯片中實現(xiàn)。還可通過Avalon總線自定義各種接口模塊組件，提高整個DSP系統(tǒng)的靈活性，將軟件的靈活性和硬件的高速性予以結(jié)合。 發(fā)表于：10/10/2011 基于分布式系統(tǒng)的汽車生產(chǎn)線 電控系統(tǒng)由控制系統(tǒng)和生產(chǎn)現(xiàn)場兩個部分組成。控制系統(tǒng)集中安裝在主控制柜內(nèi)。主控制柜內(nèi)安裝生產(chǎn)線plc控制器及i/o模塊、變頻調(diào)速器、信號端子排、電源單元和其他附屬器件。系統(tǒng)還配有操作面板和觸摸屏，用于電控系統(tǒng)的運行操作和運行狀態(tài)及故障顯示。 發(fā)表于：10/10/2011 基于FPGA的高精度超聲波溫度計設(shè)計 以超聲波在介質(zhì)中的傳播速度隨溫度變化而變化的特點為設(shè)計原理，以FPGA為控制核心，設(shè)計了高精度超聲波溫度計。在FPGA上同時實現(xiàn)了高速信號控制模塊、高頻信號發(fā)生器模塊、信號自動采集控制模塊以及NIOS II軟核處理器模塊，解決了設(shè)計的關(guān)鍵性技術(shù)問題，并通過處理器實現(xiàn)了特殊的軟件細(xì)分插補算法來對采集的數(shù)據(jù)進行分析處理。通過理論分析和實驗，驗證了該方法能夠達到納秒級超聲波傳播時間的測量，從而使設(shè)計能夠?qū)崿F(xiàn)分辨率優(yōu)于0.001 ℃的溫度測量。 發(fā)表于：10/9/2011 基于FPGA的1553B總線接口設(shè)計 在深入研究1553B總線標(biāo)準(zhǔn)的基礎(chǔ)上，介紹了一種基于FPGA的總線接口通信模塊的芯片設(shè)計方法。給出了總體設(shè)計方案，從模擬和數(shù)字兩方面分析了各功能模塊。最后在Xilinx軟件中用VHDL編程，下載程序到硬件開發(fā)板中，驗證設(shè)計的可靠性和準(zhǔn)確性。 發(fā)表于：10/9/2011 基于AD9957的USB側(cè)音測距信號發(fā)生器設(shè)計 以軟件無線電思想為核心，基于PLD(可編程邏輯器件)的通用調(diào)制信號發(fā)生器的設(shè)計，進一步給出了實現(xiàn)中頻USB側(cè)音測距信號的硬件設(shè)計及軟件的設(shè)計思想，仿真結(jié)果及片上硬件數(shù)據(jù)采集結(jié)果證明了輸出信號的正確性，同時實現(xiàn)了靈活的參數(shù)可控性能。 發(fā)表于：10/9/2011 ?…341342343344345346347348349350…?
