頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 稀土摻雜半導體納米晶研究獲進展 與絕緣體納米晶相比，半導體納米晶的激子玻爾半徑要大得多，因此量子限域效應對摻雜半導體納米晶發光性能的影響變得很顯著，從而有可能通過尺寸調控來設計一些具有新穎光電性能的發光材料。 發表于：10/9/2011 三星曬新技術：32nm雙核CPU+1600萬CMOS 此次三星展示的是自家最新研發的雙核處理Exynos4212，它基于32nm工藝打造，主頻由原先的1.2GHz提升至1.5GHz，相比上一代處理器來說，Exynos4212最大的亮點莫過于3D渲染性能提升近50%左右。這款處理器已經率先用在GalaxySIILTE手機上。 發表于：10/9/2011 LTE上行DFT/IDFT的一種設計實現 根據3GPP協議規定，提出一種適于FPGA實現的解決方案。采用分而治之和WFTA的算式分解，最大限度地減少DFT的運算量；采用塊浮點動態截取多余位寬，減少系統面積；運用4個雙端口RAM讀寫，使系統能運行在流水線結構；采用對稱結構存儲每一級的旋轉因子，最大化共享因子。 發表于：10/8/2011 基于FPGA+DSP的噴氣織機新型引緯控制系統的設計 提出了噴氣織機的一種新型數字化引緯控制系統，該引緯控制系統采用FPGA可編程邏輯單元產生引緯信號、引緯單穩態信號、高低壓驅動信號等，同時DSP控制單元與上位機進行串行通信，與FPGA進行并行通信，實現引緯參數的實時調整。應用結果表明，該控制系統顯著提高了噴氣織機引緯控制系統的精度和一致性。 發表于：10/8/2011 應用CPLD和DSP的人機接口模塊設計 介紹一種基于CPLD和TMS320LF2407A型DSP的人機接口模塊應用系統，這種系統在新型路面剪切實驗機上得到了較好的應用，能夠很好地實現數據采集、電動機調速等目的。以CPLD為橋梁，實現快速DSP和慢速外設的接口模塊設計，并給出其硬件電路原理圖。 發表于：10/8/2011 基于單片機和CPLD的數字頻率計的設計(圖) 復雜可編程邏輯器件（CPLD）具有集成度高、運算速度快、開發周期短等特點，它的出現，改變了數字電路的設計方法、增強了設計的靈活性。基于此，本文提出了一種采用Altera公司的CPLD(ATF1508AS)和Atmel公司的單片機(AT89S52)相結合的數字頻率計的設計方法。該數字頻率計電路簡潔，軟件潛力得到充分挖掘，低頻段測量精度高，有效防止了干擾的侵入。獨到之處體現在用軟件取代了硬件。 發表于：10/8/2011 基于FPGA的系統易測試性的研究 調試針對Altera和Xilinx的FPGA系統時用嵌入式邏輯分析儀和外部邏輯分析儀這2種方法各有其優勢和不足，而FPGAView等新方法進一步提高了外部邏輯分析儀方法的吸引力。能夠快速方便地移動探點，而不需重新匯編設計，同時能夠把內部FPGA信號活動與電路板級信號關聯起來，能夠較好地滿足產品開發周期的要求。 發表于：10/8/2011 FPGA實現視頻廣播接收系統方案 本文介紹的視頻廣播接收系統是基于標準以太網（10 Mbps）和快速以太網（100 Mbps）的系統。由于系統的主要部分采用了FPGA設計技術，使得系統的成本較低和開發周期較短，而且由于前端采用的是具有10M／100M兼容的芯片，并同時支持兩種特性的以太網（全雙工和半雙工），有助于實現全雙工和半雙工以太網之間的無縫連接，從而使得該系統具有廣闊的應用前景和實用性。 發表于：10/8/2011 基于FPGA的嵌入式PLC微處理器設計 該處理器采用了TOP—DOWN的層次網絡模塊化設計方法，用VHDL描述了嵌入式PLC的CPU的主要邏輯功能，考慮到嵌入式CPU結構的復雜性和設計的可擴展性，在頂層設計中采用了原理圖的方法，通過VHDL對每個單元模塊進行了仿真和綜合，然后將綜合生成的各個模塊連接起來，組成了一個整體 發表于：10/8/2011 賽普拉斯推出PSoC Creator 2.0設計環境 賽普拉斯半導體公司日前宣布推出面向PSoC3和PSoC5可編程片上系統系列的實現革命性突破的PSoCCreatorDesignEnvironment2.0版。 發表于：10/1/2011 ?…342343344345346347348349350351…?
