頭條 AMD慶祝賽靈思成立40周年 40 年前,賽靈思(Xilinx)推出了一種革命性的設(shè)備,讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列(FPGA)使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行,而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題,設(shè)備可以在那里重新編程。 最新資訊 利用FPGA實現(xiàn)低成本汽車多總線橋接 汽車中的電子單元持續(xù)快速增長,因此對比一下汽車電子發(fā)展和消費類電子便攜式產(chǎn)品的發(fā)展會有很大啟發(fā)。今天的消費者希望在汽車中獲得手持便攜式電子設(shè)備所提供的方便與舒適性。汽車電子將不再專門用于引擎管理系統(tǒng)或車身控制,而是擴展應(yīng)用到新的領(lǐng)域,如信息娛樂、通信以及司機/乘客輔助系統(tǒng)。 發(fā)表于:10/20/2011 利用FPGA協(xié)處理器優(yōu)化汽車信息娛樂和信息通信系統(tǒng) FPGA在視頻處理和無線連接方面的靈活性還能節(jié)約設(shè)備成本,增加系統(tǒng)的價值。目前的基本架構(gòu)需要ASSP才能支持每個新的視頻編解碼或無線標(biāo)準(zhǔn)。用一個FPGA替代多個ASSP可以減少汽車使用壽命期間必須配置和維護的次數(shù)。擴展車載娛樂系統(tǒng)的基本架構(gòu),使其包含F(xiàn)PGA就可以提供可編程的單一高端平臺,從而涵蓋更寬范圍的視頻和無線標(biāo)準(zhǔn)和性能。這種方法同樣適合高級汽車娛樂系統(tǒng)架構(gòu)使用。 發(fā)表于:10/19/2011 基于FPGA的電子設(shè)計競賽電路板的設(shè)計 本設(shè)計主要包括3 個部分: 單片機擴展電路、FPGA 核心電路、高速A/ D 和D/ A 轉(zhuǎn)換電路。其中單片機擴展電路主要包括振蕩電路、液晶顯示模塊接口、按鍵、復(fù)位電路等,這部分既可以進行基本的單片機實驗, 還可以為FPGA 核心電路提供控制信號及利用FPGA 的資源等; FPGA 核心電路部分主要由電源、J TAG 下載、AS 下載、輸入輸出電路等組成; 高速A/ D 和D/ A 轉(zhuǎn)換電路具有一路模擬信號輸入、兩路模擬信號輸出。設(shè)計將3 部分有機地結(jié)合在一起, 組成了一個實驗系統(tǒng), 它既能夠完成等精度頻率計、DDS 信號發(fā)生器、數(shù)字示波器等競賽題目的設(shè)計, 又可以用于賽前培訓(xùn)。 發(fā)表于:10/19/2011 高清液晶電視LCD屏檢測儀的設(shè)計 介紹了一種高清液晶電視LCD顯示屏的檢測儀器,該儀器具有體積小巧、造價低廉、方便實用的特點。系統(tǒng)的核心控制單元為FPGA芯片,可以在無顯卡支持的情況下,控制產(chǎn)生VGA行、場同步信號,由VGA端子向高清顯示器輸出多種靜態(tài)和動態(tài)檢測圖樣,并可支持640×480@60 Hz、 1 280×1 024@60 Hz、1 920×1 080@60 Hz多種主流分辨率的測試。 發(fā)表于:10/19/2011 臺積攜手ARM攻20納米芯片 臺積電(2330)昨(18)日宣布和安謀國際(ARM)共同攜手合作,完成首件采用20納米制程技術(shù)生產(chǎn)的ARMCortex-A15處理器設(shè)計定案(TapeOut),展現(xiàn)臺積電承接高階行動處理器的技術(shù)能力。 發(fā)表于:10/19/2011 Altera和Eutecus首發(fā)基于FPGA的1080p/30fps視頻分析解決方案 延續(xù)其在高清晰(HD) 視頻監(jiān)控解決方案上的領(lǐng)先優(yōu)勢,Altera公司 (NASDAQ: ALTR) 發(fā)布世界上第一款基于FPGA的全HD 1080p/(每秒30幀) 30fps視頻分析解決方案,它采用Cyclone® IV FPGA。Altera的單芯片解決方案進一步提高視頻分析的性能,同時實現(xiàn)極大的吞吐量(每秒60-Mpixel),以及傳統(tǒng)基于數(shù)字信號處理(DSP)方法無法實現(xiàn)的像素精度細(xì)節(jié)。解決方案包括Eutecus的多核視頻分析引擎(MVE?)知識產(chǎn)權(quán)(IP),它在FPGA中完成分析功能。由于這一解決方案很容易集成到HD互聯(lián)網(wǎng)協(xié)議攝像機中,因此,它非常適合包括流量監(jiān)控在內(nèi)的各種應(yīng)用,監(jiān)視事故探測、車輛計數(shù)、道路偏離探測、停止車輛、闖紅燈以及車輛逆向行駛等。 發(fā)表于:10/19/2011 MCS-51單片機與CPLD/FPGA接口邏輯設(shè)計 在功能上,單片機與大規(guī)模CPLD有很強的互補性。單片機具有性能價格比高、功能靈活、易于人機對話、良好的數(shù)據(jù)處理能力濰點;CPLD/FPGA則具有高速、高可靠以及開發(fā)便捷、規(guī)范等優(yōu)點。以此兩類器件相結(jié)合的電路結(jié)構(gòu)在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應(yīng)用。本文就單片機與CPLD/FPGA的接口方式作一簡單介紹,希望對從事單片機和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。 發(fā)表于:10/19/2011 基于FPGA的八位RISC CPU的設(shè)計 從CPU的總體結(jié)構(gòu)到局部功能的實現(xiàn)采用了自頂向下的設(shè)計方法和模塊化的設(shè)計思想,利用Xilinx公司的Spartan II系列FPGA,設(shè)計實現(xiàn)了八位CPU軟核。在FPGA內(nèi)部不僅實現(xiàn)了CPU必需的算術(shù)邏輯器、寄存器堆、指令緩沖、跳轉(zhuǎn)計數(shù)、指令集,而且針對FPGA內(nèi)部的結(jié)構(gòu)特點對設(shè)計進行了地址和數(shù)據(jù)的優(yōu)化。 發(fā)表于:10/18/2011 基于FPGA的偽碼測距電路的設(shè)計與實現(xiàn) 介紹了基于偽碼測距的某定位系統(tǒng)的設(shè)計方案,簡要分析了偽碼測距的原理,研究了用FPGA實現(xiàn)偽碼的捕獲與跟蹤的方法。 發(fā)表于:10/18/2011 基于FPGA的鎖相環(huán)位同步提取電路設(shè)計 同步是通信系統(tǒng)中一個重要的問題。在數(shù)字通信中,除了獲取相干載波的載波同步外,位同步的提取是更為重要的一個環(huán)節(jié)。因為只有確定了每一個碼元的起始時刻,才能對數(shù)字信息作出正確的判決。利用全數(shù)字鎖相環(huán)可直接從接收到的單極性不歸零碼中提取位同步信號。 發(fā)表于:10/18/2011 ?…337338339340341342343344345346…?