頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于CPCI總線架構設計的實時圖像信號處理平臺 為了提高算法效率，實時處理圖像信息，本處理系統是基于DSP+FPGA混用結構設計的。業務板以FPGA為處理核心，實現數字視頻信號的實時圖像處理，DSP實現了部分的圖像處理算法和FPGA的控制邏輯，并響應中斷，實現數據通信和存儲實時信號。 發表于：8/8/2012 用FPGA實現端到端廣播平臺解決方案 消費者要求以前所未有的速度提供史無前例的海量優質視頻，迫使廣播公司和設備制造商以更快的速度將低成本先進解決方案投放市場。為滿足這一需求，賽靈思正著力推出現場可編程門陣列(FPGA)和端到端廣播平臺解決方案，幫助設計人員和制造商以更快的速度將采集、提供、分配和消費(ACDC)解決方案集成到自己的設備當中。 發表于：8/8/2012 Synopsys并購帶動EDA產業重回制造懷抱？ 有消息指出，新思科技(Synopsys)有意將其研發團隊和近期收購自Magma、Ciranova以及思源科技(Springsoft)等公司的EDA軟件加以整合，在我看來，這代表著該市場可能會發生一些有趣的轉變。看起來有點像是EDA終于要回歸原點 發表于：8/8/2012 卡位18吋臺積三星英特爾激戰臺積投資410億沖先進制程 臺積電昨（5）日宣布，將投資晶片設備商艾司摩爾（ASML）11.14億歐元（約新臺幣410億元），加速下一世代關鍵技術極紫外光（EUV）與18吋晶圓微影設備開發及量產，成為繼英特爾之后，第2家加入投資ASML的半導體大廠。 發表于：8/7/2012 Xilinx Virtex-5 FPGA 中的CRC模塊 CRC根據一個給定的數據位組算出，然后在傳輸或存儲之前附加到數據幀尾部。接收或檢索到幀后，對其內容重新計算CRC，以此來驗證其有效性，確保數據無誤。本文簡述CRC計算所依據的原理，并且探討用線性 發表于：8/7/2012 FPGA動態局部可重構中基于TBUF總線宏設計 目前，Xilinx公司提倡使用最新的EAPR(Early Access Partial Reconfiguration)方法實現FPGA動態局部可重構技術。該方法中用于可重構模塊與其他模塊之間通信的總線宏是基于Slice的，但這個方法只適用于Virtex-Ⅱ，Virtex-ⅡPro，Virtex-IV和Virtex-V等器件，對于Virtex，SpartanⅡ，SpartanⅢ等器件，只能使用基于TBUF的總線宏實現動態可重構技術，因此該文對基于TBUF的總線宏研究是有意義的。 發表于：8/6/2012 FPGA在嵌入式系統中的配置方式的探討 在當今商業競爭日益加強的環境中,產品是否便于現場升級和是否便于靈活運用,成為商家迅速占領市場的關鍵因素。在這種背景下,Alter公司開發的基于SRAMLUT結構的FPGA器件得到了廣泛應用?，F場可編 發表于：8/6/2012 一種調節多核處理器硬件適應軟件設計方法 典型的嵌入式系統設計人員在硬件平臺上進行編程，他們最關注的一點就是硬件平臺的穩定性。如果硬件沒有設置好，會帶來重新編寫代碼的麻煩。但是一個完全設置好的穩定的硬件平臺還是會對其上運行的程序有一系列的限制 發表于：8/6/2012 全同步數字頻率計的 VHDL設計與仿真 1引言頻率測量不僅在工程應用中有非常重要的意義，而且在高精度定時系統中也處于核心地位，±1個計數誤差通常是限制頻率測量精度進一步提高的重要原因。由于測頻技術的重要性，使測頻方法也有了很大的發展， 發表于：8/6/2012 基于流水線技術的并行高效FIR濾波器 數字濾波器可以濾除多余的噪聲，擴展信號頻帶，完成信號預調，改變信號的特定頻譜分量，從而得到預期的結果。數字濾波器在DVB、無線通信等數字信號處理中有著廣泛的應用。在數字信號處理中，傳統濾波器通過高速 發表于：8/6/2012 ?…262263264265266267268269270271…?
