頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 基于FPGA的織機遠程監(jiān)測系統(tǒng)的設(shè)計與實現(xiàn) 選用FPGA來控制織機監(jiān)測系統(tǒng)的外圍電路，以Altera公司的Cyclone EP1C12Q240作為核心芯片，EPCS4作為系統(tǒng)的配置芯片，在SoPC上集成了軟核CPU、鎖相環(huán)、存儲器、I/O接口及可編程邏輯，并在Quartus II和Nios II IDE平臺上運行。通過在某紡織廠現(xiàn)場系統(tǒng)調(diào)試，實現(xiàn)了對織機的實時監(jiān)測，達到了預期的目的。 發(fā)表于：9/5/2012 基于DSP和FPGA的高性能通用并行彈載計算機設(shè)計與實現(xiàn) 基于DSP的高性能通用并行彈載計算機設(shè)計與實現(xiàn),摘要：為滿足彈上信號處理領(lǐng)域不斷增長的任務需求并適應不同的應用場合，設(shè)計高性能通用并行計算機，進而構(gòu)建各類信號處理系統(tǒng)是一種趨勢?；跁r共享總線和分布式兩種并行結(jié)構(gòu)的理論分析，結(jié)合信號處理系統(tǒng)的特點， 發(fā)表于：9/5/2012 基于DSP和CPLD的伺服運動控制器研究 基于DSP的伺服運動控制器研究,1 引 言 運動控制器是數(shù)控機床、機器人等一類機電一體化設(shè)備中常用的核心運動控制部件?，F(xiàn)代數(shù)控技術(shù)對運動控制系統(tǒng)的開放性、實時性、加工速度和精確度等性能指標提出了越來越高的要求。隨著集成電路技術(shù)、微電子 發(fā)表于：9/5/2012 基于FPGA IP核的FFT實現(xiàn) 在利用FFT IP核進行FFT算法實現(xiàn)的同時，對仿真結(jié)果做了全面分析，由于IP核的可塑性很強，增加了芯片的靈活性。使用Altera FFT的IP Core大大減少了產(chǎn)品的開發(fā)時間，Altera還可進一步實現(xiàn)加窗功能，甚至DDC部分(單端信號向I／Q轉(zhuǎn)換)整合到其FFT處理器模塊中，能進一層次簡化開發(fā)的流程，在今后實際工程應用中高效利用。 發(fā)表于：9/5/2012 基于SOPC數(shù)據(jù)采集與控制系統(tǒng)的設(shè)計 基于SOPC技術(shù)設(shè)計了一個綜合應用系統(tǒng)；實現(xiàn)了鍵值數(shù)據(jù)采集、顯示，并將采集到的數(shù)據(jù)通過串口送給上位機；也可以接收上位機送來的數(shù)據(jù)，控制點亮相應的二極管且將接收到的數(shù)據(jù)顯示在數(shù)碼管上。系統(tǒng)硬件由FPGA及外圍電路組成，采用了性能優(yōu)良的NiosII軟核處理器；軟件在Altera公司的軟件集成開發(fā)工具NiosIIIDE下應用C語言編程。該系統(tǒng)工作可靠，在實際的應用設(shè)計中有一定的參考價值。 發(fā)表于：9/5/2012 基于Verilog的FPGA與USB 2．0高速接口設(shè)計 在高速的數(shù)據(jù)采集或傳輸中，目前使用較多的都是采用USB 2．0接口控制器和FPGA或DSP實現(xiàn)的，本設(shè)計在USB 2．0接口芯片CY7C68013的Slave FIFO模式下，利用FPGA作為外部主控制器實現(xiàn)對FX2 USB內(nèi)部的FIFO進行控制，以實現(xiàn)數(shù)據(jù)的高速傳輸。該模塊可普遍適用于基于USB 2．0接口的高速數(shù)據(jù)傳輸或采集中。 發(fā)表于：9/4/2012 基于FPGA直接數(shù)字頻率合成兩種控制電路設(shè)計 本文介紹了利用FPGA 器件實現(xiàn)直接數(shù)字頻率合成的兩種控制電路方案，即采用相位累加器和比例乘法器實現(xiàn)控制。介紹了它們工作原理和設(shè)計實現(xiàn)?？刂齐娐吩O(shè)計采用VHDL 語言和原理圖相結(jié)合的形式，在FPGA 芯片EPF10K 片內(nèi)實現(xiàn)。由此控制電路組成的直接數(shù)字頻率合成與單片機相結(jié)合，可以方便、靈活和準確地實現(xiàn)信號發(fā)生器。 發(fā)表于：9/3/2012 基于FPGA的改進型分組交織器的設(shè)計與實現(xiàn) 本文分析了交織器在Turbo碼中的作用，以及分組交織器[2]存在的缺陷，提出一種改進型的分組交織器，即交織深度和寬度可控的分組交織器的設(shè)計方法。該交織器可根據(jù)數(shù)字通信中信道的實際特性，做到交織矩陣深度和寬度可控，能夠更好的滿足不同幀長度數(shù)據(jù)傳輸?shù)囊螅瑥亩_到最佳的抗突發(fā)連續(xù)錯誤的目的。 發(fā)表于：8/30/2012 Lattice LPTM10-12107平臺管理器開發(fā)方案 Lattice公司的LPTM10－12107是平臺管理器,內(nèi)部有48個宏單元CPLD,集成了板電源管理如熱插拔,加電順序,監(jiān)測,復位產(chǎn)生,調(diào)整和富余度)以及數(shù)字板管理工能如復位子系統(tǒng),非易失性誤差記錄,無縫邏輯,板數(shù)字信號監(jiān)測和控制,系統(tǒng)總線接口等),提供12個單獨模擬輸入通路,監(jiān)測多達12個電源測試點,每個電源輸出電壓采用數(shù)字閉環(huán)控制模式,在各種負載條件下誤差0.5%內(nèi).本文介紹了Lattice平臺管理器主要特性,方框圖,典型應用以及Lattice平臺管理器開 發(fā)表于：8/30/2012 基于FPGA的防盜定位追蹤系統(tǒng) 本系統(tǒng)基于GPS和GSM技術(shù)在FPGA開發(fā)板上實現(xiàn)了追蹤和定位的功能，為了檢測系統(tǒng)的的功能并找出其中的不足，我們制定了詳細的測試方案，并對不同環(huán)境下系統(tǒng)的性能以及系統(tǒng)的容錯性進行了測試，根據(jù)測試的數(shù)據(jù)對系統(tǒng)的性能做出了客觀的評價，突出展現(xiàn)了系統(tǒng)的優(yōu)點也找出了系統(tǒng)的不足。 發(fā)表于：8/29/2012 ?…258259260261262263264265266267…?
