精品欧美一区二区在线观看,亚洲xxxx做受欧美,欧美日韩不卡合集视频

多核DSP與FPGA高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[可編程邏輯][通信網(wǎng)絡(luò)]

針對(duì)嵌入式圖像處理系統(tǒng)中大數(shù)據(jù)量、高傳輸速度及和高實(shí)時(shí)運(yùn)算性能的需求，提出一種以多核DSP TMS320C6678為核心的高速數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)，基于DSP高速串行Rapid IO(SRIO)模塊進(jìn)行圖像數(shù)據(jù)高速傳輸，使用SRIO模塊的Direct I/O傳輸模式，采用4x接口模式配置，每路接口傳輸速率為3.125 Gb/s，理論傳輸速率為10 Gb/s，同時(shí)使用DDR3控制器模塊擴(kuò)展存儲(chǔ)空間，實(shí)現(xiàn)光學(xué)及雷達(dá)圖像的共享存儲(chǔ)。通過(guò)實(shí)驗(yàn)結(jié)果表明，設(shè)計(jì)的SRIO高速傳輸系統(tǒng)傳輸速度超過(guò)8 Gb/s，達(dá)到理論值的80%以上，滿足大數(shù)據(jù)高速傳輸需求，有效實(shí)現(xiàn)了多處理器之間的數(shù)據(jù)傳輸和共享存儲(chǔ)。

發(fā)表于：12/14/2018 1:57:00 PM

基于STM32和PCL6045BL的經(jīng)編機(jī)電子橫移系統(tǒng)設(shè)計(jì)[嵌入式技術(shù)][工業(yè)自動(dòng)化]

設(shè)計(jì)了一種基于嵌入式微控制器和專用運(yùn)動(dòng)控制芯片相結(jié)合的經(jīng)編機(jī)電子橫移系統(tǒng)。系統(tǒng)以STM32和PCL6045BL為控制核心，工控機(jī)為系統(tǒng)管理支持，交流伺服系統(tǒng)、伺服電動(dòng)缸及導(dǎo)紗梳櫛為執(zhí)行機(jī)構(gòu)，絕對(duì)值編碼器為主軸檢測(cè)裝置，實(shí)現(xiàn)了經(jīng)編機(jī)梳櫛橫移運(yùn)動(dòng)的穩(wěn)定、準(zhǔn)確執(zhí)行，具備花型變換周期短、花型可在線修改、花型信息存儲(chǔ)空間大、實(shí)時(shí)檢測(cè)與控制等諸多優(yōu)勢(shì)。經(jīng)現(xiàn)場(chǎng)實(shí)際應(yīng)用表明，該系統(tǒng)達(dá)到設(shè)計(jì)目的，滿足雙針床拉舍爾經(jīng)編機(jī)800橫列/分鐘的生產(chǎn)能力。

發(fā)表于：12/14/2018 1:43:00 PM

基于LoRa無(wú)線傳輸技術(shù)的電氣火災(zāi)監(jiān)控系統(tǒng)設(shè)計(jì)[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

為預(yù)警建筑物尤其是文物古建電氣火災(zāi)的發(fā)生，設(shè)計(jì)了一種基于LoRa無(wú)線傳輸技術(shù)的電氣火災(zāi)監(jiān)控系統(tǒng)。該系統(tǒng)中探測(cè)器通過(guò)監(jiān)測(cè)線路溫度及剩余電流的數(shù)值大小，采用LoRa無(wú)線傳輸技術(shù)將報(bào)警信息上傳給監(jiān)控主機(jī)通知值班人員，從而預(yù)防電氣火災(zāi)的發(fā)生。在古建內(nèi)的現(xiàn)場(chǎng)測(cè)試表明，該系統(tǒng)傳輸距離遠(yuǎn)、穿墻效果好。此研究為實(shí)現(xiàn)電氣火災(zāi)的無(wú)線監(jiān)控報(bào)警在文物建筑中的應(yīng)用提供了理論與技術(shù)支撐。

發(fā)表于：12/13/2018 1:13:00 PM

一種基于嵌入式平臺(tái)的單兵戰(zhàn)術(shù)訓(xùn)練考核系統(tǒng)[嵌入式技術(shù)][其他]

單兵戰(zhàn)術(shù)動(dòng)作是士兵在戰(zhàn)斗中的基本動(dòng)作。傳統(tǒng)的單兵戰(zhàn)術(shù)動(dòng)作訓(xùn)練考核由人工實(shí)現(xiàn)計(jì)時(shí)及動(dòng)作判定，存在主觀因素強(qiáng)、檢測(cè)準(zhǔn)確率低、數(shù)據(jù)采集存儲(chǔ)效率低等問(wèn)題，并且尚無(wú)有效的解決方法。基于FPGA/MCU平臺(tái)設(shè)計(jì)并實(shí)現(xiàn)了一種單兵戰(zhàn)術(shù)訓(xùn)練考核系統(tǒng)，該系統(tǒng)采用多對(duì)主動(dòng)式對(duì)射紅外線光探測(cè)器，對(duì)訓(xùn)練考核過(guò)程中的違規(guī)觸碰信號(hào)進(jìn)行采集，并利用手持終端實(shí)現(xiàn)數(shù)據(jù)的無(wú)線傳輸。后臺(tái)通過(guò)對(duì)數(shù)據(jù)進(jìn)行分析給出指導(dǎo)性建議。測(cè)試表明，該系統(tǒng)可以較好地解決當(dāng)前單兵戰(zhàn)術(shù)訓(xùn)練考核中存在的問(wèn)題。

發(fā)表于：12/13/2018 1:05:00 PM

一種應(yīng)用于電網(wǎng)中電力監(jiān)測(cè)高精度ADC設(shè)計(jì)[模擬設(shè)計(jì)][智能電網(wǎng)]

為了滿足電力系統(tǒng)監(jiān)測(cè)的需求，設(shè)計(jì)實(shí)現(xiàn)了一款3 bit 5階sigma-delta ADC，測(cè)試結(jié)果表明系統(tǒng)的動(dòng)態(tài)范圍大于100 dB，有效位數(shù)大于16位，能夠滿足現(xiàn)代電網(wǎng)系統(tǒng)對(duì)變壓器AC輸出的測(cè)量需求。

發(fā)表于：12/12/2018 1:41:00 PM

基于LM算法的腦電信號(hào)分類研究[通信與網(wǎng)絡(luò)][醫(yī)療電子]

為實(shí)現(xiàn)運(yùn)動(dòng)想象腦電信號(hào)的精準(zhǔn)分類，提出以Levenberg－Marquardt算法（LM）替代BP神經(jīng)網(wǎng)絡(luò)構(gòu)造分類器來(lái)提高分類識(shí)別率。實(shí)驗(yàn)以2008年BCI競(jìng)賽信號(hào)采集模式為標(biāo)準(zhǔn)，使用Emotive Epoc＋采集四類運(yùn)動(dòng)想象腦電信號(hào)，對(duì)采集的信號(hào)進(jìn)行濾波去燥后，利用主成分分析提取特征值；然后分別用LM算法和BP神經(jīng)網(wǎng)路進(jìn)行分類識(shí)別做對(duì)比；最后基于MATLAB GUI設(shè)計(jì)串口通信界面與Arduino智能車(chē)鏈接驗(yàn)證算法的可行性。結(jié)果證明：該方法訓(xùn)練平均誤差為5.630 6×10-7，分類準(zhǔn)確率為86%，BP算法相對(duì)應(yīng)為0.001 4、56%。相對(duì)比可知LM算法分類效果良好，驗(yàn)證過(guò)程中，智能車(chē)運(yùn)行與算法識(shí)別方向一致，運(yùn)行良好。此方法切實(shí)可行，為后期進(jìn)一步開(kāi)發(fā)腦機(jī)接口奠定了基礎(chǔ)。

發(fā)表于：12/12/2018 1:29:00 PM

基于SiP技術(shù)的微系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[嵌入式技術(shù)][工業(yè)自動(dòng)化]

介紹了系統(tǒng)級(jí)封裝（System in Package，SiP）技術(shù)，基于SiP技術(shù)設(shè)計(jì)了一款由FPGA、ARM、SRAM等裸芯片組成的微系統(tǒng)，介紹了微系統(tǒng)的工作原理，描述了產(chǎn)品的實(shí)現(xiàn)流程。該系統(tǒng)具有重量輕、體積小、功能齊全等優(yōu)點(diǎn)。

發(fā)表于：12/11/2018 9:09:00 AM

一種并發(fā)雙頻段CMOS LNA的分析與設(shè)計(jì)[模擬設(shè)計(jì)][通信網(wǎng)絡(luò)]

基于0.13 μm CMOS工藝，設(shè)計(jì)了一種應(yīng)用于WLAN IEEE 802.11 a/b/g標(biāo)準(zhǔn)的并發(fā)雙頻段低噪聲放大器(LNA)。為了在功耗限制下同時(shí)實(shí)現(xiàn)噪聲系數(shù)和輸入阻抗的匹配，采用共源共柵電感退化拓?fù)浣Y(jié)構(gòu)。該LNA在2.4 GHz和5.2 GHz下，輸入發(fā)射系數(shù)分別為-16.7 dB和-19.5 dB，正向增益分別為16.8 dB和17.2 dB。而且在2.4 GHz和5.2 GHz下，噪聲系數(shù)分別取得了3.1 dB和3.2 dB，輸入三階截止點(diǎn)分別為-18.5 dBm和-16.5 dBm。該LNA在1.2 V電壓供電下，所消耗的功耗為2.64 mW。

發(fā)表于：12/11/2018 8:54:00 AM

可重構(gòu)陣列處理器中分布式Cache設(shè)計(jì)[嵌入式技術(shù)][其他]

隨著片上集成的處理器核數(shù)日益增多，可重構(gòu)陣列處理器中的“存儲(chǔ)墻”問(wèn)題日益加劇，而傳統(tǒng)采用多級(jí)共享Cache硬件設(shè)計(jì)復(fù)雜度高，并行訪問(wèn)度有限，難以滿足可重構(gòu)陣列處理器的訪存需求。設(shè)計(jì)了一種本地優(yōu)先、全局共享的“物理分布、邏輯統(tǒng)一”分布式Cache結(jié)構(gòu)，該結(jié)構(gòu)硬件開(kāi)銷(xiāo)小，并行訪問(wèn)性高。通過(guò)Xilinx公司的Virtex-6系列xc6vlx550T開(kāi)發(fā)板對(duì)設(shè)計(jì)進(jìn)行測(cè)試，實(shí)驗(yàn)結(jié)果表明,該結(jié)構(gòu)相比于同類結(jié)構(gòu)，平均延遲減少最高達(dá)30%，硬件開(kāi)銷(xiāo)僅為Cache容量的5%，最高可提供10.512 GB/s的訪存帶寬。

發(fā)表于：12/10/2018 11:35:00 AM

帶隙基準(zhǔn)源單粒子敏感性分析[模擬設(shè)計(jì)][其他]

基于一款0.18 μm工藝下常規(guī)設(shè)計(jì)帶隙基準(zhǔn)源，使用單粒子瞬態(tài)脈沖電流模型分析了常見(jiàn)CMOS兩級(jí)放大器的單粒子敏感性。對(duì)于帶隙基準(zhǔn)源中使用的垂直型PNP管使用TCAD軟件建立了三維模型，并通過(guò)仿真驗(yàn)證了其應(yīng)用在帶隙基準(zhǔn)源中的單粒子敏感性。最后，針對(duì)帶隙基準(zhǔn)源單粒子敏感特性，提出了整體加固建議。

發(fā)表于：12/10/2018 11:25:00 AM