頭條 使用有安全保障的閃存存儲構建安全的汽車系統 在現代汽車嵌入式系統中，高度安全的數據存儲是必不可少的，尤其是在面對日益高明的網絡攻擊時。本文將介紹設計師正確使用閃存的步驟。 最新設計資源 溫度變化及振動條件下使用加速度計測量傾斜[MEMS|傳感技術][消費電子] 關于明確傾斜精度值的問題總是很難回答，因為在MEMS傳感器性能方面需要考慮許多環境因素。通常，消費級加速度計難以在動態環境中檢測小于1°的傾斜。為了表明這一點，我們將通用消費級加速度計與新一代低噪聲、低漂移和低功耗MEMS加速度計進行比較。這一比較著眼于傾斜應用中存在的許多誤差源，以及可以補償或消除哪些誤差。 發表于：1/19/2018 融合網聯車輛的智能家居協同監控系統[測試測量][其他] 隨著移動通信技術的快速發展，使萬物互聯互通的物聯網概念得以實現，物聯網相關技術得到廣泛研究，為諸多行業帶來了新的發展機遇。尤其是智能汽車和智能家居兩大行業。“三網融合”的車聯網交通體系日趨成熟，使人們出行的安全、效率、環保、個性化得到大幅改善；4G時代的到來和移動終端的普及，使移動遠程監控成為智能家居的發展特色。為了有效利用用戶行車時間，向用戶提供更舒適、更便捷、更及時的智能家居服務，創新性地將網聯車輛和智能家居融合，基于二者間的實時高效全面信息交互，設計了一種智能家居協同監控系統，并對系統實現方案、軟硬件架構及典型功能進行了說明。 發表于：1/18/2018 輸送帶縱向撕裂監測系統圖像采集處理器研究[測試測量][其他] 提出了一種多視點輸送帶縱向撕裂故障在線監測系統的設計方案，實現了輸送帶縱向撕裂的檢測，提高了輸送帶的檢測寬度，降低了線陣CCD相機與線陣LED光源方位調整的難度；提出了一種圖像采集處理器的設計方案，實現了對多路線陣相機圖像的采集、處理及傳輸。以TMS320C6678為核心設計了圖像采集處理器的硬件電路。在集成開發環境CCS上，基于SYS/BIOS系統設計了圖像采集處理器的軟件，實現了對多路線陣相機的控制、多核調度及與上位機的通信。實驗表明，該圖像采集處理器實現了多路輸送帶圖像的采集、處理和高速傳輸，最多可連接4路線陣相機，每路相機采集速率可達25 Mb/s，可用于多視點輸送帶縱向撕裂故障在線監測系統。 發表于：1/18/2018 基于4通道時間交織的FPGA高速采樣系統[測試測量][其他] 時間交織采樣是提高模數轉換器采樣率的一種有效途徑。為了完成時間交織采樣的通道失配誤差方法評估，提出并設計了一套基于4通道時間交織的FPGA高速模數轉換采樣系統。系統由前端模擬電路、采樣陣列、多相時鐘電路模塊、基于FPGA的數據緩沖與修正處理模塊構成。系統采樣輸出數據通過上傳到上位機進行顯示與性能指標分析。測試結果表明，該TIADC系統通過對失配誤差的數字后端補償后能穩定工作在1 GS/s采樣率。其采樣有效位與平均信噪比分別達到7.03 bit與44.1 dB，可以應用于采樣失配修正方法的驗證與評估。 發表于：1/17/2018 工業在線氣體檢測儀的設計與實現[嵌入式技術][其他] 針對傳統氣體檢測儀器測量精度低、穩定性差以及可測組分單一等問題，設計出一種用于工業氣體分析的多通道在線檢測儀。所謂的多通道，即可采用多種類型傳感器，通過不同的搭配測量不同的氣體成分。系統部分選用工業級芯片STM32F407作為檢測儀信號分析和處理的核心，以新型數字式紅外傳感器S-Module作為主要的檢測手段；此外，還通過智能化的手段，實現檢測儀測量、記錄一體化。通過測試，該氣體檢測儀具有穩定性好、測量精度高、抗干擾能力強的特點，可滿足工業現場氣體濃度檢測的基本需求。 發表于：1/17/2018 光電掃描測量網絡信號采集模塊設計[嵌入式技術][其他] 針對工作空間測量定位系統（wMPS）等基于光電掃描的測量網絡對光平面信息檢測的要求，提出了一種基于可編程器件的光平面信息檢測與區分的系統。該設計使用Xilinx公司的Zynq芯片，在FPGA中設計邏輯電路實現對光平面的電脈沖信息捕獲與鎖存，并設計符合AXI總線通信協議的IP核增加通信速度。通過仿真表明，該設計具有時間開銷小、實時性強等優點，提高了系統效率，同時可應用于其他光學定位設備中，提高定位精度。 發表于：1/16/2018 基于FreeRTOS和MQTT的海洋監測網絡框架[嵌入式技術][其他] 設計基于實時操作系統的海洋監測網絡框架，用于實時監測海洋信息，保護海洋環境。采用STM32單片機應用實時操作系統FreeRTOS實現，通過各種傳感器在海下采集數據，并使用MQTT協議（消息隊列遙測傳輸）進行數據傳輸，實時監測海洋環境。通過在FreeRTOS操作系統上進行任務設計，并對海流計、水深計采集的數據進行傳輸，最終實現海洋環境實時監測。 發表于：1/16/2018 Nucleus PLUS自旋鎖測試方法研究[嵌入式技術][其他] Nucleus PLUS是新一代的嵌入式實時多任務操作系統內核。在多核操作系統環境下，同一時刻多任務同時訪問內核，自旋鎖可以很好地處理不同處理器之間存在的同步與互斥問題，但自旋鎖如果使用不當，極易產生死鎖，造成應用層功能無法實現，所以很有必要對自旋鎖展開重點測試。通過對自旋鎖機制的研究，提供了一種針對自旋鎖的測試方法，避免自旋鎖在使用中產生死鎖。 發表于：1/15/2018 帶通采樣星載AIS非相干接收機的FPGA實現[嵌入式技術][其他] 針對星載船舶自動識別系統(AIS)接收機接收信號帶寬窄、多普勒頻偏大，以及系統復雜度要求低的特點，在FPGA上設計了一種帶通采樣的AIS非相干接收機，采用兩級數字下變頻結構來降低FPGA處理壓力，并減少邏輯資源消耗；采用數字鑒頻和低通濾波的方法實現AIS信號的非相干解調。在AD9246+Xilinx xc4vlx80 FPGA的核心板上進行了AIS信號的解調測試，驗證設計的正確性。該設計方案占用資源少，有利于AIS設備的小型化，并降低了硬件成本。 發表于：1/15/2018 可編程可伸縮的雙域模乘加器研究與設計[模擬設計][其他] 模乘和模加減作為橢圓曲線公鑰體制的核心運算，在ECC算法實現過程中使用頻率極高。如何高效率、低成本地實現模乘模加減是當前的一個研究熱點。針對FIOS類型Montgomery模乘算法和模加減算法展開研究，結合可重構設計技術，并對算法進行流水線切割，設計實現了一種能夠同時支持GF(p)和GF(2n)兩種有限域運算、長度可伸縮的模乘加器。最后對設計的模乘加器用Verilog HDL進行描述，采用綜合工具在CMOS 0.18 μm typical 工藝庫下綜合。實驗結果表明，該模乘加器的最大時鐘頻率為230 MHz，不僅在運算速度和電路面積上具有一定優勢，而且可以靈活地實現運算長度伸縮。 發表于：1/12/2018 眾核片上資源動態劃分與管理研究[嵌入式技術][其他] 為了提高芯片的可擴展性多采用基于NoC的分簇管理方案，現有的基于應用的動態實時分簇管理方案已有較深入的研究，然而關于固定分簇方案的研究較為缺乏，包括在該方案下的核級容錯策略。在此背景下設計了一種基于固定分簇方案的核級容錯策略，提出了片上區域重劃分算法，并完成了芯片的MATLAB建模及實現。進行了故障注入實驗，將區域重劃分算法與隨機分簇算法就分簇后的片上平均曼哈頓距離進行比較，得到了比較好的結果，加入側邊冗余核之后，將區域重劃分算法與工程常用的行列替換策略進行比較，結果也表明該算法優于行列替換策略。 發表于：1/12/2018 基于全同態MAC的消息認證算法設計[模擬設計][其他] 針對通信信道中數據傳輸的安全性和認證問題，通過對全同態加密和消息認證碼(Message Authentication Code，MAC)算法的研究，提出一種基于全同態MAC的消息認證算法設計方案。該方案首先在接收端對消息進行全同態加密，結合MD5算法對加密后的數據進行擾亂處理，將處理后的數據在信道中傳輸。然后，在接收端檢測消息在傳輸信道中是否被篡改，再對數據執行全同態解密，進而確保消息傳輸的可靠性。最后，在SMIC 65 nm工藝下完成硬件設計，DC綜合后電路面積為21 911 μm2，在1.2 V電壓下最高工作頻率可達到204 MHz，功耗為5.73 mW。 發表于：1/11/2018 一種低溫漂高電源抑制比帶隙基準源的設計[模擬設計][其他] 在傳統的電流模電壓基準結構下，基于一階補償后的電壓基準輸出特性，設計了一個簡單的高、低溫補償電路，在寬的溫度范圍內(-50~150 ℃)，顯著提高了電壓基準的精度。同時，對電路進行簡單的改進，輸出電壓獲得了高的電源抑制比。對設計的電路采用TSMC 65 nm CMOS工藝模型進行仿真，在1.5 V的電源電壓下，PSRR為-83.6 dB，溫度系數為2.27 ppm/℃。 發表于：1/11/2018 埋入式基板中傳輸線間串擾問題研究[模擬設計][其他] 選取埋入式基板中的傳輸線寬度、傳輸線厚度、傳輸線耦合長度、耦合間距和基板介電常數5個參數作為關鍵因素，建立了五因素四水平16種參數水平的正交實驗表，進行了極差分析。結果表明：傳輸線間耦合間距對串擾影響最大，其次是傳輸線耦合長度，而基板介電常數、傳輸線寬度和傳輸線厚度對串擾影響較小；最優參數組合是W4T4S4L1D1，即傳輸線寬度15 mil，傳輸線厚度70 μm，傳輸線間耦合間距2 mm，耦合長度5 mm，介電常數4.3。 發表于：1/10/2018 基于FPGA的PCIe總線接口的DMA控制器的設計[可編程邏輯][其他] 采用Altera公司FPGA提供的PCIe PHY IP和Synopsys公司提供的PCIe Core IP提出了一種PCIe總線接口的DMA控制器的實現方法，并搭建了4通道的PCIe傳輸系統。利用Synopsys VIP驗證環境對系統進行了仿真驗證，利用Altera Stratix V EX系列FPGA搭建平臺進行了實際傳輸驗證，驗證了數據讀寫的正確性，在進行DMA讀寫事務操作時總線帶寬峰值分別達到了1 547 MB/s和1 607 MB/s，能滿足大部分實際應用中對數據傳輸的速率要求。 發表于：1/10/2018 ?…380381382383384385386387388389…?
