頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于Spartan-3 FPGA的DSP功能實現方案 Spartan-3FPGA能以突破性的價位點實現嵌入式DSP功能。本文闡述了Spartan-3FPGA針對DSP而優化的特性，并通過實現示例分析了它們在性能和成本上的優勢。所有低成本的FPGA都以頗具吸引力的價格提供基本的邏輯性能，并能滿足廣泛的多用途設計需求。然而，當考慮在FPGA構造中嵌入DSP功能時，必須選擇高端FPGA以獲得諸如嵌入式乘法器和分布式存儲器等平臺特性。Spartan-3FPGA的面世改變了嵌入式DSP的應用前景。雖然Spartan-3系列器件的價位可能較低，但它們同樣具有DSP設計所需的平臺特性。這些平臺特性能夠以較高的面積利用率實現信號處理功能，使設計達到更低價位點。Spartan-3器件用作協處理器或預/后處理器是非常理想的，它們將運算密集型功能從可編程DSP上卸載下來以增強系統性能。1針對DSP而優化賽靈思公司的Spartan-3器件采用90nm工藝技術以及300mm晶圓，大大降低了FPGA的成本。與此同時，這些器件還包括諸如嵌入式18×18位乘法器、大塊存儲器(18kb)、分布式RAM以及移位寄存器等關鍵DSP資源。這些高級特性意味著采用Spartan-3FPGA，能以比其它競爭 發表于：1/3/2011 基于FPGA片上PowerPC在VxWorks下的千兆網通信 當前，SoC 向著面積更小，速度更高的方向發展，百兆網通信已不能滿足人們的生產和工作需要，用千兆網通信成為工作中迫切的要求，用FPGA實現千兆網的通信，有二種模式可以選擇，其一，編寫一個IP軟核，其二，用FPGA內嵌的MAC內核。方法一的靈活性大，但要實現并不容易，因此，賽靈公司將其歸為收費IP;方法二中的MAC的三態可配置特性為我們實現千兆網通信提供了可能，本文就是基于此內嵌的Ethernet MAC模塊，在VxWorks操作系統下成功實現了千兆網的通信。 發表于：12/31/2010 基于PSoC的可編程電力線通信解決方案 賽普拉斯日前針對通過現有電力線進行數據通訊的應用，推出全球首款真正可編程的解決方案。新型賽普拉斯電力線通訊（PLC）解決方案利用賽普拉斯的 PSoC可編程片上系統所具有的模擬和數字資源，除通訊功能外還集成了許多功能，例如電源管理、系統管理和LCD驅動。除了具有靈活性和高集成度之外，這一新型解決方案還具有業界領先的可靠性，其不需重復發送的數據包成功率可達97%，可重復發送的情況下通過內嵌的代碼可達100%。該解決方案可靈活應用于高壓和低壓電力線，用于照明、工業控制、家庭自動化、自動讀表和智能能源管理等應用。 發表于：12/30/2010 中國芯片如何突破 需從政策與體制中破解 曾經出現在芯片產業發展中的種種問題，正高懸于更多的新興行業之上，如何避免相同的問題被復制，更多地需要從產業扶持政策與體制中破解。 發表于：12/29/2010 FPGA/CPLD狀態機的穩定性設計 隨著大規模和超大規模FPGA/CPLD器件的誕生和發展,以HDL(硬件描述語言)為工具、FPGA/CPLD器件為載體的EDA技術的應用越來越廣泛.從小型電子系統到大規模SOC(Systemonachip)設計,已經無處不在.在FPGA/CPLD設計中,狀態機是最典型、應用最廣泛的時序電路模塊,如何設計一個穩定可靠的狀態機是我們必須面對的問題. 1、狀態機的特點和常見問題 標準狀態機分為摩爾(Moore)狀態機和米立(Mealy)狀態機兩類.Moore狀態機的輸出僅與當前狀態值有關,且只在時鐘邊沿到來時才會有狀態變化.Mealy狀態機的輸出不僅與當前狀態值有關,而且與當前輸入值有關,這一特點使其控制和輸出更加靈活,但同時也增加了設計復雜程度.其原理如圖1所示. 根據圖1所示,很容易理解狀態機的結構.但是為什么要使用狀態機而不使用一般時序電路呢?這是因為它具有一些一般時序電路無法比擬的優點. 用VHDL描述的狀態機結構分明,易讀,易懂,易排錯; 相對其它時序電路而言,狀態機更加穩定,運行模式類似于CPU,易于實現順序控制等. 用VHDL語言描述狀態機屬于一種高層次建模,結果經常出現一些出乎設計者 發表于：12/29/2010 基于CPLD內部的反向器實現振蕩器應用 使用CPLD內部的資源施密特觸發器和反相器,只需外加一個RC就可以設計出一個穩定的振蕩器，為CPLD或外圍器件提供時鐘源。靈活方便的設計及低成本的特性，使之具有很好的產品商業使用價值。 發表于：12/29/2010 基于CPLD的可編程寬頻高精度CCD信號發生器設計 本文設計了一種基于CPLD的可編程寬頻、高精度CCD信號發生器。充分利用CPLD 的可編程性，模擬出CCD在各種復雜環境下的采集信號，同時滿足系統對波形和時序的要求， 輸出信號頻率達到11MHz。 發表于：12/29/2010 數頻率校正的FPGA實現 O引言在無線電接收機系統中，由于會受到發射機運動、接收機運動和標準頻率隨時間動態變化等因素的影響，其接收機接收信號往往會發生頻率偏移，因而需要進行頻偏校正。在擴頻通信系統中，頻偏 發表于：12/29/2010 安富利公司慶祝上市50周年 全球領先的技術分銷商安富利公司（NYSE: AVT），已于2010年12月15日星期三敲響紐約證交所收市鐘，慶祝該集團在紐約證券交易所（NYSE）上市50周年。敲鐘活動的視頻文檔可以在安富利公司網站上觀看。2010年安富利旗下的安富利電子元件也在慶祝其進入亞洲市場15周年。 發表于：12/28/2010 JPEG-LS多路并行譯碼的FPGA實現 提出了一種基于FPGA的JPEG-LS的多路并行譯碼系統，運用VHDL語言實現，以提高圖像的譯碼速度。系統主要分為檢測模塊、譯碼模塊和碼流分配模塊三部分。在檢測模塊中提取和去除頭文件的圖像信息，譯碼模塊則根據算法對圖像數據進行恢復，碼流分配模塊為多路并行算法的關鍵，利用流水線結構的思路采用乒乓操作將碼流從檢測模塊傳送到外部RAM。在譯碼時采用同樣的方法將數據送入多個譯碼模塊進行譯碼。 發表于：12/28/2010 ?…438439440441442443444445446447…?
