頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于CPLD和MT8880的遠程控制及播音系統設計 介紹了一種基于CPLD和MT8880的遠程控制及語音通信的解決方案。給出了系統的原理框圖和關鍵電路， 并對關鍵電路的工作原理進行了說明； 最后給出了系統主機控制器中關鍵模塊的QUARTUS II設計圖及基于VHDL語言的MT8880收發程序源代碼。 發表于：3/25/2011 CPLD應用于嵌入式系統與CAN總線網絡通信 可編程邏輯器件PLD（Programmable logic Device）就是由用戶進行編程實現所需邏輯功能的數字專用集成電路ASIC。可編程邏輯器件在現代電子工程設計中得到了廣泛應用。它是在PAL，GAL等邏輯器件的基礎上發展起來的，具有高密度，高速度，低功耗體系結構和邏輯單元，靈活以及運用范圍寬等特點，同時還具有設計周期短，制造成本低，開發工具先進，標準產品無需測試，質量穩定及可實時布線檢驗等優點。 發表于：3/25/2011 FPGA實現時分多址的一種改進型方法 摘要：利用FPGA實現時分多址的方法有很多種，但大多數方法都對FPGA芯片資源的占用非常巨大。針對這一問題，提出一種改進型方法來實現時分多址。通過使用FPGA芯片內部的雙口隨機訪問存儲器(雙口RAM)，利用同一塊RAM采 發表于：3/24/2011 基于Max+PlusⅡ的PCM30／32路系統仿真 摘要：PCM是將模擬信號變換成數字信號的常用方法。為了研究PCM30／32路系統的發端時序與幀結構，采用Max+PlusⅡ設計出了該系統的電路圖，并在Max+PlusⅡ中對該電路進行了仿真。仿真結果表明，PCM30／32路系統共包含3 發表于：3/24/2011 基于FPGA的部分響應CPM信號解調器的設計 在現有的民用、軍用通信系統的眾多應用領域中，為了實現高速率數據傳輸，提高頻譜利用率，必須采用帶寬效率更高的編碼、調制技術。在眾多的調制方式中，連續相位調制信號（CPM信號）具有恒包絡特性，它用于承載信息 發表于：3/24/2011 基于FPGA的IEEE-1394b雙向數據傳輸系統設計 本系統，采用800 Mb·s-1的總線傳輸速率，利用FPGA內嵌的NIOSII處理器作為控制核心，實現了雙向傳輸，用異步傳輸方式傳輸主機端指令和攝像頭方位及狀態信息，用等時傳輸方式將攝像頭數據傳輸到主機端進行實時顯示。實驗表明，相對于1394a，該方案具有高速通信、可靠性高、實時性強等優點，達到了預定目標，運行良好。本系統研究的是1394設備與主機間的通信，在此基礎上還可以研究在脫離計算機的環境下，兩個1394設備間的通信傳輸以及多個設備的組網傳輸。 發表于：3/24/2011 基于FPGA+DSP的多串口數據通信的實現 摘要：串口傳輸常用于基于FPGA和DSP結構的信號處理板和外部設備之間的數據交換。以GPSRTK定位應用為基礎，針對單個串口全雙工傳輸不足以應對多種數據類型同時輸入輸出的情形，設計并實現了一種面向多串口不同類型 發表于：3/24/2011 基于FPGA的AD9910控制設計 為了滿足目前對數據處理速度的需求，設計了一種基于FPGA+DDS的控制系統。根據AD9910的特點設計了控制系統的硬件部分，詳細闡述了電源、地和濾波器的設計。設計了FPGA的軟件控制流程，給出了流程圖和關鍵部分的例程，并對DDSAD9910各個控制寄存器的設置與時序進行詳細說明，最后給出了實驗結果。實驗結果證明輸出波形質量高、效果好。對于頻率源的設計與實現具有工程實踐意義。 發表于：3/24/2011 FPGA實現IRIG-B(DC)碼編碼和解碼的設計 為達到IRIG-B碼與時間信號輸入、輸出的精確同步，采用現代化靶場的IRIG-B碼編碼和解碼的原理，從工程的角度出發，提出了使用現場可編程門陣列(FPGA)來實現IRIG-B碼編碼和解碼的設計方案和體系結構，設計中會涉及到幾個不同的時鐘頻率，FPGA對時鐘的同步性具有靈活性、效率高、且功耗低。抗干擾性好的特點。結果表明，FPGA能夠確保為從設備提供同源的時鐘基準，使時鐘與信號的延遲控制在200ns以內，從而得到了IRIG-B碼與時間精確同步的效果。 發表于：3/24/2011 基于CPLD的I2C總線接口設計 在電路設計中，I2C總線是比較常用的兩線式串行通信方式，大多數的CPU都擅長于并口操作，不具備直接操作I2C總線接口的能力。為了使不具備I2C總線接口能力的CPU通過對并口的簡單操作實現對I2C總線接口的控制，在分析I2C總線常用工作模式的基礎上，設計實現工作于主機模式的，以CPID完成I2C總線開始信號、結束信號的輸出，以及并行數據到I2C總線模式串行數據轉換或I2C模式串行數據到并行數據轉換的I2C接口模塊。采用該模塊，可以使不具備I2C總線接口的CPU通過并口方便地控制I2C總線設備，簡化系統程序設計。 發表于：3/24/2011 ?…418419420421422423424425426427…?
