頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 SoC FPGA上的策略考慮 業界集成FPGA和CPU系統在第一個十年發展中既有成功也有失敗。最初的SoC FPGA在商業上并不是很成功 (2)，而 FPGA 中的軟核 CPU 得到了廣泛應用 (3)，這表明市場對FPGA和CPU技術集成有基本的需求。各種新的因素改變了業界環境，導致關鍵點的出現，SoC FPGA將在市場上獲得非常廣泛的應用。 發表于：4/21/2011 開放核協議—IP核在SoC設計中的接口技術 隨著半導體技術的發展,深亞微米工藝加工技術允許開發上百萬門級的單芯片，已能夠將系統級設計集成到單個芯片中即實現片上系統SoC。IP核的復用是SoC設計的關鍵，但困難在于缺乏IP核與系統的接口標準，因此，開發統一的IP核接口標準對提高IP核的復用意義重大。本文簡單介紹IP核概念，然后從接口標準的角度討論在SoC設計中提高IP核的復用度，從而簡化系統設計和驗證的方法，主要討論OCP(開放核協議)。 發表于：4/21/2011 關于quartus生成IP核的仿真出錯問題的解決 quartus的IP可以直接拿來用的，大大節省了開發時間，而且其代碼是絕對優化的。 發表于：4/21/2011 基于PSoC3和PSoC5的嵌入式數字濾波技術 帶模數前端的低成本微控制器近年來得到迅速推廣，人們通常稱之為“混合信號微控制器”。當然，賽普拉斯的 PSoC3 和新近推出的PSoC5 器件集成了強大的CPU 和業界領先的ADC，其性能可超過分離式外部轉換器。不過，PSoC3 和 PSoC5并不僅僅是一般的混合信號微控制器。傳統設備當然可以將外部模擬信號轉換為數字信號。數據采集進程并不是全部目的之所在，它只是通過數據采集提取所采集數據背后含義并確定如何處理數據的一種方式。如果提取含義所需的信號處理工作量非常大的話，就會對固件工程師構成挑戰，因為這種提取工作要與一般性工作任務使用相同的處理器，而處理器在支持終端設備所需的一般性任務之外還要完成新的工作任務。 發表于：4/21/2011 采樣率變換器的多相表示結構FPGA實現 FPGA是實現數字信號處理的一種高效手段。在實現高帶寬信號處理領域，FPGA技術可以通過一個芯片上的多級運算單元來獲得比通用DSP芯片更高的運算速度[2]。由于采樣率變換能用一種并行的方法實現，使用FPGA來實現就可以利用其硬件本身的并行性得到較高的效率。 發表于：4/21/2011 基于1553B總線協議的解碼器設計和FPGA實現 文章通過對1553B總線協議的研究，結合現代EDA技術，介紹了一種使用現場可編程邏輯器件(FPGA)設計1553B,總線協議用的manches-ter II型碼解碼器的方法。通過采用Verilog HDL硬件描述語言和原理圖混合輸入法，使設計簡潔有效。通過OuartusII開發軟件對設計進行了時序約束和分析，最后給出了時序仿真圖，從而證明了這種設計是可行和可靠的。 發表于：4/21/2011 基于FPGA的小數分頻器的實現 本文利用VerilogHDL硬件描述語言的設計方式，通過ModelSimSE開發軟件進行仿真，設計基于FPGA的雙模前置小數分頻器。隨著超大規模集成電路的發展，利用FPGA小數分頻合成技術解決了單環數字頻率合成器中高鑒相頻率與小頻間隔之間的矛盾。 發表于：4/21/2011 從成本和技術角度看高通28nm產品HKMG工藝 下一代移動微處理器krait產品系列，這款新產品由于較早地采用了28nm制程，因此引起了各方的注意。不過，與大家的期望相反，不久前高通曾經在IDEM大會上表示其大部分28nm制程的產品并不會采用當今最先進的HKMG（金屬柵極+高介電常數絕緣層（High-k）柵結構）工藝制作，而是仍采用較為傳統的多晶硅柵+氮氧化硅絕緣層（poly/SiON）的柵極結構。 發表于：4/21/2011 基于DSP/FPGA的超高速跳頻系統基帶設計與實現 介紹某超高速跳頻通信系統基帶部分的設計與實現，該系統選用2FSK調制方式，并選擇合適跳頻頻帶以抑制鏡像頻率；討論了跳頻器、跳頻序列、快速位同步以及跳頻圖案同步以及跳頻信號解調等跳頻通信系統的關鍵技術，給出了基于DSP和FPGA的發射/接收系統的詳細軟/硬件架構設計及關鍵核心模塊的設計方案，最后給出系統的實測結果。 發表于：4/21/2011 基于FPGA+PCI的并行計算平臺實現 介紹了一種基于PCI總線和多片并行FPGA的高速計算平臺。FPGA+PCI板卡利用普通PC機作為CPU，通過PCI總線互聯，實現了一個并行高速的通用數字運算平臺。利用VHDL語言編寫各種算法，可用于加解密算法實現和高速數字信號處理等領域，而速度相當于數臺PC機并行運算。 發表于：4/21/2011 ?…405406407408409410411412413414…?
