Altera榮獲年度EE Times/EDN ACE獎(jiǎng)
發(fā)表于:7/29/2015
Xilinx 宣布Vivado設(shè)計(jì)套件開始支持16nm UltraScale+產(chǎn)品早期試用
發(fā)表于:7/28/2015
一種數(shù)字陀螺中Σ-Δ DAC的數(shù)字調(diào)制器設(shè)計(jì)和驗(yàn)證
發(fā)表于:7/27/2015
一種應(yīng)用于生物識(shí)別領(lǐng)域的AES算法
發(fā)表于:7/27/2015
基于安路FPGA的雙端口千兆以太網(wǎng)視頻傳輸卡
發(fā)表于:7/27/2015
基于粒子群算法的交通干線協(xié)調(diào)控制的研究
發(fā)表于:7/23/2015
基于FPGA的通用PCM測(cè)試系統(tǒng)設(shè)計(jì)
發(fā)表于:7/23/2015