頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 視頻混沌加密及其FPGA實現 混沌具有確定性系統的內在隨機性、有界遍歷性以及對初值和系統參數的敏感性，與信息加密應具備的基本特性相一致。基于混沌貓映射的基本原理，利用FPGA的并行處理算法和豐富的邏輯資源，首先對視頻信號進行采集，然后利用混沌貓映射對采集的視頻信號進行加密，并給出了相關的視頻混沌加密的設計方法和FPGA硬件實現結果。 發表于：8/22/2015 FPGA芯片在編程器燒錄器里的應用 摘要：FPGA的IO可編程，這給邏輯設計和PCB設計帶來一定的靈活性和獨立性。在編程器的硬件實現中，FPGA就是充當一個“千手觀音”的角色，為邏輯設計和PCB設計鋪路架橋，靈活實現各種功能。 發表于：8/22/2015 Altera是否要擔心英特爾的并購記錄 界都在擔心Altera被英特爾收購之后的命運，但與此同時，這家受人尊重的可編程邏輯器件廠商的產品、技術路線和雇員，很明顯前景讓人牽掛。 發表于：8/21/2015 裸眼3D液晶屏FPGA時序控制技術研究 裸眼3D液晶屏為圖像顯示載體，可把左右眼的圖像準確送至雙眼形成立體視覺。左右眼圖像信號使用FPGA來準確控制幀同步、行同步與像素時鐘，使圖像像素準確地傳輸到屏幕相應位置。研究了裸眼3D屏的數據接口要求，通過裸眼3D顯示算法和利用硬件描述語言建立了圖像數據流傳輸模型，得出了裸眼3D字幕顯示的可行邏輯設計。系統經過實驗驗證，運行穩定。 發表于：8/20/2015 一種無乘法器的DLMS導航抗干擾算法設計 衛星導航信號具有發射功率弱、信號載波和碼元易丟失等特點，很容易受到強信號的壓制式干擾。采用自適應天線陣列對導航信號進行抗干擾處理，設計使用適合導航信號的功率倒置算法來實現抗干擾。提出了一種基于CORDIC算法的無乘法器結構的DLMS算法設計，CORDIC算法引入的流水線延遲適用于空時二維DLMS算法，延遲不會影響空時二維DLMS算法的收斂特性及估計誤差。詳細介紹了CORDIC乘法單元的設計、空時二維DLMS的相關參數的設計，在Simulink上完成了系統的仿真，最后給出了仿真結果，驗證了設計的正確性和可行性。 發表于：8/19/2015 基于FPGA的高速時間交替采樣系統 提出了一種高速高精度數據采集系統的設計。ADC高速采樣基于時間交替采樣結構實現，以FPGA為邏輯控制芯片，DSP為誤差矯正算法處理中心。在對系統總體設計各模塊進行介紹的基礎上，重點分析了系統存在的偏移誤差、時延誤差和增益誤差，并描述了一種誤差矯正方法。通過實驗測試，結果表明該設計能夠實現1 GS/s的高速采樣，并能完成明顯的誤差矯正。 發表于：8/15/2015 基于CPLD和DS1020的多道數字延遲脈沖發生器 討論了一種可用于飛行時間質譜儀（TOF）的小型多通道時序系統，研制一種新型高精度的可編程數字延遲/脈沖發生器。采用單片機（MCU）作為微控制器，通過可編程邏輯器件（CPLD）和可編程數字延遲線（DS1020）產生所需脈沖，介紹了高速數字系統中的定時誤差問題。該裝置可同時輸出7路脈沖，延遲分辨率最低可達0.15 ns，脈沖寬度分辨率為10 ns，可以采用外同步觸發方式完成多臺設備級聯控制。 發表于：8/14/2015 基于OTSU算法的FPGA實時繞距測量系統 隨著FPGA芯片集成度的提高，加之其價格低廉的優勢，越來越多的視頻圖像處理平臺采用基于FPGA技術的方案。設計并實現了一個基于OTSU算法的FPGA實時繞距測量系統。首先設計了視頻圖像灰度化的非浮點運算實現，然后詳細討論了OTSU算法的硬件實現方案，包括其原理、公式簡化、流水線處理等。經過OTSU算法處理之后，接著通過統計二值圖像中雙絞線部分的列寬，計算兩個最窄列寬之間的距離即繞距。最后在片上可編程系統上編寫軟件模塊實現功能。 發表于：8/14/2015 【Tech-Workshop】最新FPGA技術發展與應用經驗分享 如今，28納米工藝的FPGA產品已經開始普及,在物聯網時代必將承擔更大的重任。在以閃電般速度發展的半導體產業里，30年足夠改變一切。接下來，FPGA將在哪些地方大放異彩呢？ 發表于：8/14/2015 動態可信度量分析的硬件安全機制研究 以可信計算理論為基礎，根據TCG組織的TPM1.2規范中對于信任鏈的構建中實現動態可信度量分析的描述，提出了一種基于FPGA動態可重構的動態可信度量分析實現DRTM的設計方法。并且通過建立基于ARM的嵌入式系統與FPGA結合的系統驗證平臺對設計進行了測試及分析，給出了相對應的測試系統。通過測試證明，基于FPGA動態可重構的DRTM設計對于TPM中構建動態信任鏈是一種有益的方法。 發表于：8/13/2015 ?…186187188189190191192193194195…?
