中文引用格式： 黃強，廖述京，賴文彬，等. 高性能RISC-V處理器抗輻照加固設(shè)計[J]. 電子技術(shù)應用，2025，51(8)：108-113.
英文引用格式： Huang Qiang，Liao Shujing，Lai Wenbin，et al. Design of radiation hardened based on the high performance RISC-V processor[J]. Application of Electronic Technique，2025，51(8)：108-113.
引言
航天技術(shù)的發(fā)展關(guān)系到國家的安全，而空間環(huán)境的復雜性和多樣性影響并制約著空間技術(shù)的發(fā)展，高空中存在的高能粒子輻射會對工作的航天器、人造衛(wèi)星等造成不同程度的威脅[1]。高能粒子輻射在芯片上會產(chǎn)生單粒子瞬態(tài)效應（Single Event Transient, SET）和單粒子翻轉(zhuǎn)效應（Single Event Upset, SEU）[2]，使存儲器件存入錯誤數(shù)據(jù)，從而引發(fā)軟錯誤[3-4]，破壞數(shù)據(jù)的正確性，甚至會導致程序的誤操作，若不及時糾正將會影響計算機系統(tǒng)的正常運行。時序邏輯觸發(fā)器、鎖存器電路以及SRAM中的Cell存儲陣列電路占到輻射失效總比例的89%[5]，對于這些類型的錯誤通常采用三模冗余法（Triple Modular Redundancy, TMR）[6-7]或者糾錯檢錯技術(shù)（Error Detection And Correction, EDAC）[8-9]進行加固處理。
RISC-V是一種開源精簡指令集架構(gòu)，因其在能效、容錯能力和計算靈活性的優(yōu)勢，使其成為航空航天應用的理想選擇，可作為下一代高性能航天技術(shù)處理器的CPU核心[10]。因此，設(shè)計出具有抗輻照特性的高性能RISC-V微結(jié)構(gòu)的可行性方案，值得深入探討。
本文基于RISC-V指令集結(jié)構(gòu)，設(shè)計了一款具有抗輻照、高性能和高可靠性的C501處理器微架構(gòu)。該處理器分別從電路設(shè)計層和系統(tǒng)結(jié)構(gòu)層進行抗輻照加固設(shè)計。電路設(shè)計層主要采用TMR容錯技術(shù)對觸發(fā)器、鎖存器等時序電路結(jié)構(gòu)進行加固[5]，使之具備抵抗單粒子效應的能力，是整個抗輻照加固設(shè)計的核心。系統(tǒng)結(jié)構(gòu)層，首先將EDAC技術(shù)融入了多級緩存系統(tǒng)，實現(xiàn)各級緩存之間的檢錯糾錯[11]。其次，對于Tag或者Data校驗出錯的訪存請求，通過向下級緩存取回數(shù)據(jù)塊的方式來糾正校驗錯誤的非臟數(shù)據(jù)塊。對于臟數(shù)據(jù)塊的校驗錯誤，則引發(fā)中斷，交由軟件處理。
本文詳細內(nèi)容請下載：
http://m.xxav2194.com/resource/share/2000006638
作者信息：
黃強，廖述京，賴文彬，歐艷鳳
（廣東省新一代通信與網(wǎng)絡(luò)創(chuàng)新研究院，廣東 廣州 510700）
