基于0.35 μm CMOS工藝的高溫高壓LDO芯片設計
2021年電子技術應用第12期
吳 霞，鮑言鋒，鄧婉玲，黃君凱
暨南大學 信息科學技術學院 電子工程系，廣東 廣州510632
摘要： 基于X-FAB xa 0.35 μm CMOS工藝，首先采用Cascode電流鏡和高壓管，設計了一種具有高電源抑制比且無需額外提供偏置模塊的高溫高壓基準電路，在輸入電壓為5.5 V～30 V、工作溫度為-55 ℃～175 ℃時，可獲得穩定的0.9 V基準電壓。接著針對負反饋環路的穩定性問題，根據動態零點補償原理設計了一種新的動態零點補償電路，使系統在全負載變化范圍內保持穩定。同時配合其他過溫保護、過壓保護、過流保護和邏輯控制等電路模塊，完成一款面積為2.822 3 mm2的高溫高壓低壓差線性穩壓器(LDO)芯片的設計。
中圖分類號： TN402
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.201109
中文引用格式： 吳霞，鮑言鋒，鄧婉玲，等. 基于0.35 ?滋m CMOS工藝的高溫高壓LDO芯片設計[J].電子技術應用，2021，47(12)：120-125.
英文引用格式： Wu Xia，Bao Yanfeng，Deng Wanling，et al. Design of high temperature and high voltage LDO using 0.35 ?滋m CMOS process[J]. Application of Electronic Technique，2021，47(12)：120-125.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.201109
中文引用格式： 吳霞，鮑言鋒，鄧婉玲，等. 基于0.35 ?滋m CMOS工藝的高溫高壓LDO芯片設計[J].電子技術應用，2021，47(12)：120-125.
英文引用格式： Wu Xia，Bao Yanfeng，Deng Wanling，et al. Design of high temperature and high voltage LDO using 0.35 ?滋m CMOS process[J]. Application of Electronic Technique，2021，47(12)：120-125.
Design of high temperature and high voltage LDO using 0.35 ?滋m CMOS process
Wu Xia，Bao Yanfeng，Deng Wanling，Huang Junkai
College of Information Science and Technology，Jinan University，Guangzhou 510632，China
Abstract： In this paper, based on X-FAB xa 0.35 μm CMOS process, a cascode current mirror and high voltage MOS transistors are used to design a high temperature and high voltage reference circuit with high power supply rejection ratio without additional bias circuit module, and thus, a stable 0.9 V reference voltage can be obtained when the input voltage is in the range of 5.5 V~30 V and the operating temperature is in the range of -55 ℃~175 ℃. Then, according to the principle of dynamic zero compensation, a new dynamic zero compensation circuit is designed to make the system to maintain stability in the full load voltage range. At the same time, with the design of other circuit modules such as over-temperature protection, over-voltage protection, over-current protection and logic control circuit modules, a low-dropout linear regulator(LDO) chip with high temperature and high voltage is finally designed, the area of which is 2.822 3 mm2.
Key words : LDO；CMOS；high temperature and voltage；0.35 μm process
0 引言
隨著嵌入式電子產品在日常生活的廣泛應用，對電源的充電速度、續航能力及轉換效率等技術指標的要求越來越高，因此對電源管理芯片提出了更高的要求。不但需要電源芯片具有精度高、功耗低和體積小等特點，在一些應用場景中，還要求芯片能在高溫高壓的惡劣環境中穩定地工作[1]。例如，混合動力汽車的引擎裝置和控制系統通常工作于高達150 ℃以上的高溫環境，石油和天然氣油井的井底傳感系統和監測設施的工作溫度也超過150 ℃，探月工程電子設備需要在-153 ℃～127 ℃的大溫差環境下工作。但目前普通的電源管理芯片的最大工作溫度通常在150 ℃以下，因此不能直接應用在這種高溫和大溫差的環境中。
LDO作為電源管理芯片中占據市場較大份額的產品，由于具有體積小、功耗低和輸出紋波小等優點，已廣泛應用于片上集成系統[2-7]。但是，目前市場上LDO芯片的輸入電壓范圍通常在2 V～5 V，當輸入高于5 V時，典型應用中的大多數LDO芯片將會被燒毀[8]，從而限制了LDO在高溫高壓環境下的應用，因此設計一款面積小、輸入電壓范圍大且能在高溫環境中長期穩定工作的LDO芯片便顯得十分必要[9-12]。
本文詳細內容請下載：http://m.xxav2194.com/resource/share/2000003884。
作者信息：
吳 霞，鮑言鋒，鄧婉玲，黃君凱
(暨南大學 信息科學技術學院 電子工程系，廣東 廣州510632)
此內容為AET網站原創，未經授權禁止轉載。