近日，臺積電正式披露了其最新3nm工藝的細節(jié)詳情，其晶體管密度達到了破天荒的2.5億/mm2！
作為參考，采用臺積電7nm EUV工藝的麒麟990 5G尺寸113.31mm2，晶體管密度103億，平均下來是0.9億/mm2，3nm工藝晶體管密度是7nm的3.6倍。這個密度形象化比喻一下，就是將奔騰4處理器縮小到針頭大小。
性能提升上，臺積電5nm較7nm性能提升15%，能耗提升30%，而3nm較5nm性能提升7%，能耗提升15%。
此外臺積電還表示，3nm工藝研發(fā)符合預期，并沒有受到疫情影響，預計在2021年進入風險試產階段，2022年下半年量產。
工藝上，臺積電評估多種選擇后認為現行的FinFET工藝在成本及能效上更佳，所以3nm首發(fā)依然會是FinFET晶體管技術。
但臺積電老對手三星則押寶3nm節(jié)點翻身，所以進度及技術選擇都很激進，將會淘汰FinFET晶體管直接使用GAA環(huán)繞柵極晶體管。
本站內容除特別聲明的原創(chuàng)文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。