根據市場消息，臺積電預定在明年第1季進行5奈米制程風險性試產，將是全球第一家導入5奈米制程試產的晶圓代工廠，而依據臺積電的時程，將有望在明年底或2020年初進行量產，再度領先全球。

在之前，業界普遍認為，7nm已經是極限，再小會導致電子偏移，發熱嚴重，效率變低，性能會適得其反。不過臺積電對5nm進展感到非常滿意，自信能夠按照計劃量產。根據臺積電的規劃，其 5nm(CLN5)將繼續使用荷蘭ASML Twinscan NXE: 3400 EUV光刻機系統，擴大EUV的使用范圍，相比于第一代7nm晶體管密度可猛增80％(相比第二代則是增加50％。而為了追求這個先進工藝，臺積電投入巨資，讓所有競爭對手都望塵莫及。

路透社報道，臺積電在7納米戰局持續擴大領先差距，且于5納米投資額高達250億美元，再次堆高資本與技術壁壘。光晶圓廠方面，就是一筆巨大的投入。

在今年一月初，臺積電宣布在臺灣南部科學工業園區(STSP)開工建設新的5nm工廠。據透露，5nm工廠是南科12寸超大型晶圓廠Fab 14的延伸，預計將興建第8期至第10期等共3個廠區，5nm合計月產能可望上看9～10萬片。而整個工廠占地也將超過40公頃，由于建廠及設備成本愈來愈高，消息表示，臺積電5nm 3個廠區的總投資金額將創下新高紀錄，設備業者推估應達新臺幣2,000億元，而新工藝的快速演進將大大鞏固臺積電一號代工廠的地位。

至于競爭對手方面，全球先進制程發展到這個階段，能繼續參與下一階段的只剩下資本雄厚的三星電子(Samsung Electronics)及英特爾(Intel)，但因為臺積電保證絕對不與客戶競爭、不做品牌的承諾，這就成為其代工版圖持續擴大的關鍵所在，而技術的領先則是其根本。我們先看一下這兩年聲勢浩大的三星。

在今年五月于美國舉辦的三星工藝論壇SFF 2018 USA之上，三星宣布將連續進軍5nm、4nm、3nm工藝，直逼物理極限！按照三星的規劃，三星7nm EUV的柵極間距是54nm，鰭片間距是27nm，前者是Intel 10nm的水平。而其5nm LPE工藝在7nm LPP制程的基礎上繼續創新改進，可進一步縮小芯片核心面積，帶來超低功耗；緊接著的4nm LPE/LPP則是他們最后一次應用高度成熟和行業驗證的FinFET立體電晶體管技術，結合此前5nm LPE制程的成熟技術，芯片面積更小，性能更高，可以快速達到高良率量產，也方便客戶升級。

在7nm還沒放量的時候，這兩家晶圓代工大廠已經開始瞄準了3nm，作為下一個角逐的戰場。而國內的SMIC還在14nm上攻克。

毫無疑問，未來的晶圓競爭會是巨頭的游戲，資金投入和技術投入是驚人的，對于國內晶圓廠來說，想追上這些行業領導者，還有很長的一段路要走。