《電子技術應用》
您所在的位置:首頁 > 可編程邏輯 > 業界動態 > Xilinx FPGA開發工具總結

Xilinx FPGA開發工具總結

2018-05-28
關鍵詞: Xilinx FPGA constraintfie

  在xilinx下每種操作其實都對應著一種工具,邏輯綜合,網表與constraint fie的合并,布局布線等等。下面就對各個工具做一個總結。

  1、XST(Xilinx Synthesis Technology)是xilinx退出的邏輯語言綜合工具,它所做的就是把HDL語言表述的邏輯綜合成特定的網表文件(netlist file),即NGC文件。NGC包含著電路的邏輯設計。

  2、ngdbuild,在xilinx的ise集成開發環境下有一步叫Translate其實就是對應著ngdbuild操作,ngdbuild讀取xst產生的NGC網表文件,結合ucf(user constraint file),生成一個NGD文件(Native Generic Database),這個文件對設計的邏輯描述,包含各種邏輯單元,比如,與門,非門,LUT,flip-flop以及RAM。在ngdbuild操作完成之后,會產生一個.bld的報告,用來記錄ngdbuild操作的各種信息。

  3、map,在xilinx的ise集成開發環境下同樣也有一部叫map就對應著map操作,map讀取ngdbuild產生的NGD網表文件,然后把NGD網表文件中包含的邏輯原件(與非門以及RAM等)映射成FPGA中的元件,map的輸出一個是.ncd文件,一個是.pcf文件。在map操作完成之后,會產生一個.mrp的報告,用來記錄map過程中的各種信息。

  4、par,par所做的操作就是布局布線,par的輸入是map操作的輸出文件.ncd文件和.pcf文件,par的輸出也是一個.ncd文件,這兩個.ncd文件,名稱是不同的,在map操作完成之后,也會產生一個.par的報告,用來記錄par過程中的各種信息,同時par還會產生PAD、CSV、TXT file用來記錄管腳的分配信息。

  5、bitgen,bitgen就是產生配置流的操作,bitgen的輸入就是par操作的輸出文件.ncd文件,bit的輸出如果沒有指明,默認就是routed.bit文件,同樣在bitgen操作完成之后,會產生一個.bgn文件用來記錄bitgen過程中的各種信息。


本站內容除特別聲明的原創文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯系電話:010-82306118;郵箱:aet@chinaaet.com。
主站蜘蛛池模板: 萍萍偷看邻居海员打屁股| www.99在线| 欧美性大战xxxxx久久久| 啊灬啊灬啊灬快灬深一| 老司机天堂影院| 欧美老熟妇牲交| 国产va免费精品| 你懂的在线视频| 好妈妈5高清中字在线观看| 久久精品免费视频观看| 永世沉沦v文bysnow全文阅读| 国产av永久精品无码| 两个人看的www免费视频| 女人与大拘交口述| 久久99精品免费视频| 欧美xxxx做受性欧美88| 亚洲老妈激情一区二区三区| 老师邪恶影院a啦啦啦影院| 天天干天天操天天干| 亚洲免费人成在线视频观看| 精品国产一区二区三区AV性色| 国产成人精品一区二三区在线观看 | 蜜桃视频无码区在线观看| 国产精品成人久久久久久久| rbd奴隷色の女教师4| 扁豆传媒在线入口| 久久精品无码一区二区三区| 欧美日韩亚洲国产千人斩| 偷自拍亚洲视频在线观看99| 美女黄网站人色视频免费国产| 在线观看中文字幕第一页| 中文字幕一区二区三区久久网站| 步兵精品手机在线观看| 午夜剧场1000| 巨胸喷奶水视频www网快速| 天天视频官网天天视频在线| 中文无码人妻有码人妻中文字幕| 欧洲国产成人精品91铁牛tv| 亚洲精品99久久久久中文字幕| 里番acg全彩本子同人视频| 国产福利一区二区三区在线观看|