晶圓代工龍頭臺積電，日前在美國加州圣荷西所舉行的年度技術研討會上，除了宣布將推出晶圓堆疊（WoW）的生產技術，以及多項新型晶圓封裝技術之外，也在先進制程的進展上說明各項發(fā)展。其中包括 7 納米（7FF）制程將在 2018 年量產，而將用 EUV 及紫外光技術的 7 納米強化版（7FF+）也將在 2019 年初量產。甚至，更先進的 5 納米（5FF）制程也將在 2020 年正式生產，而該制成節(jié)點也將會是臺積電第 2 個采用 EUV 技術的制程節(jié)點。

　　根據臺積電的說法指出，2018 年量產的 7 納米制程，在年底前有 50 個以上的設計定案 (tap out)，其中包含了 CPU、GPU、AI 加速芯片、加密貨幣 ASIC 芯片、網絡芯片、游戲機芯片、5G 通訊芯片、以及車用 IC 等等產品。而 7 納米制程與兩世代之前的 16 納米（16FF+）制程相較，能提供 30% 的效能提升，降低 65% 耗能，閘極密度則能提高 70% 以上。

　　至于，將制程提升到采用 EUV 技術的 7 納米強化版（7FF+）制程節(jié)點時，則能將閘極密度再提升 20%、功耗再降 10%，不過，在效能上顯然沒有完全的提升。原因是這新節(jié)點制程還不是完全的步驟，而且這些進展都還需要使用新的標準單元 (standard cells) 來完成。目前，臺積電已經將 7 納米強化版節(jié)點基礎 IP 進行矽驗證。但是，其中的部分關鍵功能區(qū)塊還是要等到 2018 年底，或是到 2019 年初才能達到完成階段，包括 28-112G serdes、嵌入式 FPGA、HBM2 與 DDR 5 界面。

　　而在到更先進的 5 納米制程節(jié)點部分，臺積電表示，預計將在 2019 上半年展開風險試產，并且以手機與高性能運算芯片應用為主要對象。臺積電進一步強調，相較于不采用 EUV 技術的 7 納米制程來說，5 納米制程的閘極密度號稱可提高達 1.8 倍，功耗預期降低 20%、效能則是約增加 15%。而未來如果采用極低閾值電壓 (ELTV) 技術，在效能提升方面有可能達到 25% 的水準。不過，當前臺積電并未提供 ELTV 技術的細節(jié)。

　　而就以上臺積電的說明可以看出，臺積電在接下來的先進制程接點上，包括 7 納米加強版及 5 納米制程都將導入 EUV 技術，才有可能達到產品的品質與生產目標。因此，在臺積電投資超過新臺幣 7,000 億元于南科設立的晶圓 18 廠廠區(qū)中，將會大量的導入 EUV 設備。不過，對此臺積電也坦承，目前他們的 EUV 光源的平均每日功率水準僅為 145 W，不足以用于商業(yè)用途。而借由某些工具的輔助，可使得 EUV 的功率提升至 250W，而臺積電的目標則是在 2019 年能將 EUV 的功率提升到能進行大量生產的 300W 水準。