《電子技術應用》
您所在的位置:首頁 > 其他 > 業界動態 > MathWorks加快 FPGA 在環驗證

MathWorks加快 FPGA 在環驗證

2016-12-18

  HDL Verifier 增加新的 FPGA 硬件在環測試功能

  中國北京 – 2016年12月15日 – MathWorks今日發布了HDL Verifier中的新功能,用來加快 FPGA 在環(FIL)驗證。利用新的 FIL 功能,可以更快地與 FPGA 板通信,實現更高的仿真時鐘頻率。現在,系統工程師和研究人員可以自信地快速確認和驗證 FPGA 設計在系統中按預期方式工作,從而節省開發時間。

  隨著信號處理、視覺影像處理和控制系統算法的復雜度不斷增加,在 FPGA 板上對硬件實現進行仿真,可以幫助驗證設計在其系統環境中的工作情況。用于 FIL 驗證的 HDL Verifier 自動設置 MATLAB 和 Simulink 測試環境,并將其與運行于 FPGA 開發板上的設計相連接。這有助于實現在實際硬件上運行的 FPGA 設計的高逼真度協同仿真,同時復用開發階段使用的測試環境。

  R2016b 版允許工程師為其 FPGA 系統時鐘指定一個自定義頻率,時鐘頻率可比以前使用 FIL 的時候快五倍。對于在以 FPGA 為目標時使用超頻因子的設計,如控制應用程序,可以使用較大的數據輸出規模來提高吞吐量。工程師現在還可以利用 FIL(使用 PCI Express 接口)來加快 MATLAB 和 Simulink 以及 Xilinx KC705/VC707 和 Intel Cyclone V GT/Stratix V DSP 開發板之間的通信,仿真速度比千兆以太網快 3-4 倍。

  “隨著電子系統日益復雜,作為驗證步驟,精確地驗證設計原型變得至關重要。” MathWorks 的產品經理 Jack Erickson 說,“現在,HDL Verifier 允許工程師在真實硬件上以現實的時鐘頻率快速運行設計,能夠從MATLAB/Simulink這樣方便的算法開發環境進行FPGA在環仿真,使硬件設計驗證大幅簡化。”

  有關 HDL Verifier 的更多信息,請訪問:mathworks.com/products/hdl-verifier


本站內容除特別聲明的原創文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯系電話:010-82306118;郵箱:aet@chinaaet.com。
主站蜘蛛池模板: 99re6在线| 又大又紧又硬又湿a视频| 久久国产精品免费一区二区三区| 男女下面无遮挡一进一出| 在人间电影在线观看完整版免费| 亚洲最大在线观看| 美女裸体a级毛片| 天天操天天射天天色| 久久人妻少妇嫩草AV| 真实国产乱子伦对白视频| 国产精品毛片va一区二区三区| 久久精品亚洲一区二区三区浴池 | 日韩爽爽爽视频免费播放| 亚洲精品视频久久久| 成人浮力影院免费看| 成人a一级试看片| 乱淫片免费影院观看| 浪荡女天天不停挨cao日常视频| 国产真实乱子伦精品| gav男人天堂| 撞击老妇肉体之乱小说| 亚洲精品人成电影网| 美女张开腿让男人桶的视频| 国产成人亚洲综合a∨| а√天堂资源官网在线资源| 欧美成人免费一区二区| 国产乱人伦精品一区二区在线观看| jlzzjlzz欧美大全| 最近中文字幕mv手机免费高清| 又硬又粗又长又爽免费看| 国产xx肥老妇视频| 国产精品露脸国语对白| 久久久噜噜噜久久久午夜| 欧美国产日韩在线观看| 交换年轻夫妇5| 香蕉久久av一区二区三区| 国产精品无码MV在线观看| haodiaocao几万部精彩视频| 成年女人在线视频| 久久国产精品最新一区| 欧洲美女与动性zozozo|