《電子技術應用》
您所在的位置:首頁 > 其他 > 業界動態 > MathWorks加快 FPGA 在環驗證

MathWorks加快 FPGA 在環驗證

2016-12-18

  HDL Verifier 增加新的 FPGA 硬件在環測試功能

  中國北京 – 2016年12月15日 – MathWorks今日發布了HDL Verifier中的新功能,用來加快 FPGA 在環(FIL)驗證。利用新的 FIL 功能,可以更快地與 FPGA 板通信,實現更高的仿真時鐘頻率。現在,系統工程師和研究人員可以自信地快速確認和驗證 FPGA 設計在系統中按預期方式工作,從而節省開發時間。

  隨著信號處理、視覺影像處理和控制系統算法的復雜度不斷增加,在 FPGA 板上對硬件實現進行仿真,可以幫助驗證設計在其系統環境中的工作情況。用于 FIL 驗證的 HDL Verifier 自動設置 MATLAB 和 Simulink 測試環境,并將其與運行于 FPGA 開發板上的設計相連接。這有助于實現在實際硬件上運行的 FPGA 設計的高逼真度協同仿真,同時復用開發階段使用的測試環境。

  R2016b 版允許工程師為其 FPGA 系統時鐘指定一個自定義頻率,時鐘頻率可比以前使用 FIL 的時候快五倍。對于在以 FPGA 為目標時使用超頻因子的設計,如控制應用程序,可以使用較大的數據輸出規模來提高吞吐量。工程師現在還可以利用 FIL(使用 PCI Express 接口)來加快 MATLAB 和 Simulink 以及 Xilinx KC705/VC707 和 Intel Cyclone V GT/Stratix V DSP 開發板之間的通信,仿真速度比千兆以太網快 3-4 倍。

  “隨著電子系統日益復雜,作為驗證步驟,精確地驗證設計原型變得至關重要。” MathWorks 的產品經理 Jack Erickson 說,“現在,HDL Verifier 允許工程師在真實硬件上以現實的時鐘頻率快速運行設計,能夠從MATLAB/Simulink這樣方便的算法開發環境進行FPGA在環仿真,使硬件設計驗證大幅簡化。”

  有關 HDL Verifier 的更多信息,請訪問:mathworks.com/products/hdl-verifier


本站內容除特別聲明的原創文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯系電話:010-82306118;郵箱:aet@chinaaet.com。
主站蜘蛛池模板: 天天干天天射天天爽| 草草影院ccyy国产日本欧美| 欧美40老熟妇| 国产亚洲成归v人片在线观看 | 美腿丝袜中文字幕| 天天爱天天做天天爽| 久久国产亚洲精品无码| 欧美精品九九99久久在免费线| 和武警第一次做男男gay| 97碰在线视频| 日韩欧美在线播放| 亚洲系列第一页| 黑人一个接一个上来糟蹋| 成人在线免费观看| 亚洲第一区在线| 香蕉大战欧美在线看黑人| 好男人在线社区www在线视频免费| 亚洲日韩精品一区二区三区 | 在线观看日韩电影| 九色综合九色综合色鬼| 精品熟女碰碰人人a久久| 国产香蕉在线视频一级毛片| 久久人妻无码中文字幕| 欧美成人鲁丝片在线观看| 国产三级电影网站| 日批视频在线看| 成年人性生活片| 亚洲日韩中文字幕在线播放| 精品人妻伦一二三区久久| 国产精品久久精品福利网站| 中文字幕在线观看网址| 欧美日韩精品福利在线观看| 国产亚av手机在线观看| h在线观看视频免费网站| 成年1314在线观看| 久久精品国产96精品亚洲| 男人的j插女人的p| 国产精品欧美在线不卡| 丰满女人又爽又紧又丰满| 有坂深雪初尝黑人在线观看| 免费超爽大片黄|