1.引言
SOI 電路具有工作速度快、隔離性能好、寄生效應小、抗輻照加固能力強等優點[1]。SOI 高壓器件的設計是 SOI 高壓集成電路設計的關鍵。當前的 SOI 功率器件結構多為橫向器件。為了提高 SOI 器件的擊穿電壓,人們研究了多種的耐壓技術，例如線性變摻雜VLD(Varied Lateral Doping)技術，該技術能夠優化漂移區雜質的橫向分布，獲得理想的橫向電場，從而提高擊穿電壓[2]-[3]。基于 VLD 技術，郭宇鋒等人提出了 VLT(Varied Lateral Thickness)技術，該技術同樣能夠在漂移區內部通過引入新的電場峰值來優化橫向電場，改善擊穿特性[4]-[5]。隨后，漂移區階梯摻雜結構[6]，階梯漂移區厚度結構[7]，埋氧層階梯結構[8]被運用到 SOI 橫向功率器件中來提高器件的擊穿特性。這些結構的共同點是可以引入新的電場峰值，從而提高擊穿電壓。但是，這些結構的工藝相對復，可靠性低。并且需要更多掩膜版，增加制造成本。本文提出了一種具有變漂移區寬度 VLW ( Variedlateral width)結構的SOI 橫向高壓器件,變漂移區度結構能夠像 VLD 和 VLT 結構一樣，在漂移區內部引入新的電場峰值，從而提高擊穿電壓高。同時，該結構工藝簡單，無需增加多余的掩膜版，利用介質隔離技術就能得到漂移區內的側壁氧化層。本文的主要內容如下：在第二部分，給出變漂移區寬度 SOI 橫向高壓器件的結構及其主要工藝步驟。進而在第三部分對具有變漂移區寬度結構SOI 高壓器件的耐壓機理進行深入分析,研究漂移區濃度， 漂移區內氧化層的長度 寬度對擊穿電壓的影響。最后給出結論。
2.器件結構與工藝
2.1 器件結構
圖 1 所示為具有變漂移區寬度結構的 SOI 橫向高壓器件的結構示意圖。該器件的側壁氧化層和埋氧層相連，通過側壁氧化層來改變漂移區的寬度，使得靠近柵端的漂移區寬度比靠近漏端的漂移區寬度小。當漂移區的寬度在側壁氧化層的界面發生突變時，漂移區的表面電場會形成一個新的峰值，從而提高擊穿電壓。圖中 Nd 為漂移區摻雜濃度，ts為介電常數 εs為的SOI 硅薄層的厚度， tox為介電常數為 εox的埋氧層的厚度。L 和 W 分別是側壁氧化層的長度和寬度。
2.2 器件工藝
圖 2 給出了常規 SOI RESURF 器件和變漂移區寬度SOI 器件的關鍵工藝步驟。對于常規的 SOI RESURF 器件而言，其主要工藝步驟是在 SOI 結構的硅片上，利用介質隔離技術形成孤立的硅島，最后在硅島上制造所需的器件。VLW 器件的制作工藝無需多余的掩膜版，只要在用介質隔離技術形成硅島的同時形成側壁氧化層，然后再進行與常規器件同樣的 LDMOS 工藝，就能輕易得到具有變漂移區寬度結構的 SOI 器件。因此，變漂移區寬度器件的工藝相當簡單。
3.耐壓特性
3.1 電場分布
圖3給出了相同結構參數下常規RESURF結構和變漂移區寬度結構在擊穿時的橫向表面電場分布的davinci 仿真結果。這里漂移區長度為 18μm，厚度為1μm，寬度為 2μm，埋氧層厚度為 3μm。側壁氧化層的寬度為 1μm，長度為漂移區長度的一半。由圖 3 可知，對于常規 RESURF 結構，漂移區兩端的表面電場最高，而中部的表面電場較低;而對于變漂移區寬度結構，在漂移區中部，即側壁氧化層的邊界處出現了新的峰值。這使得表面電場分布更加均勻，對橫向電壓的提高非常有利。
3.2 擊穿電壓和漂移區濃度的關系
根據 davinci 的三維數值仿真結果， 圖 4 給出了變漂移區寬度 SOI 結構和常規結構的擊穿電壓和漂移區濃度的關系。從圖 4 可以看出，當漂移區濃度較小的時候，VLW 結構和常規結構的擊穿電壓基本相同，這是因為當漂移區濃度較小時，擊穿發生在漏端，而這兩種結構在漏端的參數是完全相同的。隨著漂移區濃度的提高，表面電場峰值向源端移動，差別就明顯了。當常規結構達到了它的最大擊穿電壓時， VLW 結構的擊穿電壓仍然在隨著漂移區濃度的增加而增加。 因此，變寬度漂移區在一定程度上能夠大幅的提高擊穿電壓，同時提高漂移區的最優濃度，從而降低漂移區電阻。從圖 4 可得，變漂移區寬度的擊穿電壓為 316V，相對于常規結構的最高擊穿電壓260V， 提高了21.5%。同時最優濃度從 9×1015cm-3提高到了 1.35×1016cm-3，提高幅度為 50%。
為了進一步分析變漂移區寬度結構的工作機理，圖5給出了由davinci仿真得到的變漂移區寬度結構和常規結構的優化結構在擊穿時的三維等勢線分布。可見對于常規結構而言，等勢線集中于漂移區兩端，而漂移區中間比較稀疏。對于變寬度漂移區結構而言，在階梯處出現了新的電勢線集中現象，使得漂移區中的等勢線沿橫向分布非常均勻，這意味著當表面電場達到最小時，漂移區沿橫向平均承擔外加電壓，因此擊穿電壓得以提高。
3.3 擊穿電壓和側壁氧化層長寬的關系
圖 6 給出了側壁氧化層的長度和寬度變化時的橫向表面電場分布的 davinci 仿真結果。從圖 6(a)中可以看出，漂移區內部新引入的電場峰值隨著側壁氧化層的長度的變化而移動，并且當側壁氧化層的長度剛好為漂移區長度一半時，電場分布相對最均勻，此時的擊穿電壓最高。圖 6(b)給出了當側壁氧化層長度為漂移區長度一半時，不同側壁氧化層寬度的表面橫向電場分布，由圖可知，新的電場峰值隨著側壁氧化層寬度的增加而增加。越寬的側壁氧化層使得漂移區在側壁氧化層界面處的寬度變化也大，對表面電場的調制作用越明顯，因此擊穿電壓會隨之增加。當側壁氧化層寬度達到 1.4μm 時， VLW 結構的擊穿電壓可以達到342V，相對常規結構的擊穿電壓增加了 31.5%，同時最優濃度從 9×1015cm-3提高到了 1.65×1016cm-3，提高幅度為 83%。
4.總結
本文提出了一種具有橫向變漂移區寬度的新型SOI 高壓器件。借助三維半導體仿真軟件 davinci 對該器件的機理進行了深入的分析。 結果表明， 和常規 SOIRESURF 器件相比，VLW 器件一方面可以通過側壁氧化層來調制橫向電場，從而使擊穿電壓提高 31.5%;另一方面，也能使漂移區的摻雜濃度提高 83%，從而降低漂移區導通電阻。此外，VLW 技術的工藝非常簡單，只需通過介質隔離技術就能得到側壁氧化層。因此，變漂移區寬度 SOI 橫向高壓器件在 SOI 功率集成電路中有廣闊的應用前景。