通過高傳輸效率降低資本支出和運營支出
LDMOS1 功率放大器的3G無線接口的典型傳輸效率在8%到15之間。最新一代的功率放大器和Xilinx峰值因數降低（CFR）和數字預失真 （DFD）LogiCORE™ IP利用先進的數字算法、效率可以把它提高到35%到45%。這表示對于典型的10000個基站的網絡來說，每年的運營支出（OpEx2）成本可以節省2 千萬美元之多。通過在功率放大器中采用更小的晶體管，還可以降低資本支出（CapEx3），而且能夠在天線上使用相同的傳輸功率額定值。
集成是降低功率和成本及提高可靠性的關鍵
使 用單一的FPGA替換多個ASSP可以實現最小的數字PCB占用面積。Xilinx的FPGA把豐富的DSP與邏輯電路資源結合在了一起，在具有實現 CPRI,OBSAI或JESD204A連接能力的千兆位級發射器（MGT）上高效的實現了數字上變換（DUC）、數字下變換（DDC）、CFR和DPD 算法。Xilinx FPGA的低功率高性能構造可以提供在同級別產品中領先的功耗性能和最低的總體電路板成本。
例：使用DPD LogiCORE IP進行2發射、2接收 (2x2) LTE-DFE參考設計
參考設計的特點
• DUC/DDC，用于每個天線的5、10、15及20MHz單載波和2x5、2x10和4x5MHz多載波選件
• Xilinx CFR，輸出峰值與平均功率比（PAPR）-7dB，在誤差向量幅度（EVM）<4%，鄰道泄漏比（ACLR）>70dB 時
• Xilinx DPD最多支持4個帶單MicroBlaze™處理器引擎的發射器，可以提供最高30dB的頻譜矯正性能和超過40%的Doherty功率放大器效率
• 全OBSAI主從PHY利用內置的低功率MGT支持最高6.144Gbps的線路速度
• 可擴展到2x4 （2T4R）和4x4 （4T4R） 天線陣列，與Virtex®-6 FPGA包遷移組合
FPGA資源利用
• 包括了上圖中標注的所有資源，包括:
o DAC/ADC接口
o 微處理器接口
o OBSAI主從
o OBSAI簡單應用層
o 2發射、2接收 DUC/DDC/CFR，具有以下使用Xilinx LTE-DFE參考設計實現的載波配置，和Xilinx DPD LogiCORE IP
多模無線演示平臺
無線射頻子系統的設計能與它們所處的應用環境息息相關。這對于復雜的算法如數字預失真尤其明顯，在該算法中，很難對諸如熱和無功晶體管存儲器和模擬信號鏈路的特性等模擬電路效應進行建模。
Xilinx 已經在與AnalogDevices公司合作制造高性能的多模無線演示平臺，它可以演示第三方功率放大器在各種頻率和任意無線接口下的DPD解決方案。 XilinxML605電路板和Analog Devices的混合信號數字預失真（MSDPD）電路板通過兩塊電路板上的 FMC 接頭連接起來。XilinxML605上實施了具有DUC、DDC、CFR和DPD功能的高級信號處理應用，充分利用了Analog Devices公司MSDPD板上的高性能數據轉換器和 RF 信號鏈路。
特點
Xilinx ML605板
• SFP連接器支持OBSAI和CPRI的連接功能要求
• Virtex-6 LX240T FPGA 使用戶可以為任何波形開發復雜的DUC/DDC、CFR和DPD算法
• 如需完整的規格，請訪問： http://www.xilinx.com/products/devkits/EK-V6-ML605-G.htm
Analog Devices的MSDPD電路板
• 支持超過 20MHz的傳輸帶寬
• 可配置在裝配體上，用于800MHz - 2.7GHz RF頻率
• 20dB RF輸出功率調整，分辨率10-bit
• +10dBm RF輸出功率
• 符合苛刻的MC-GSM性能要求 (帶AD9122)
• 數據轉換器的的占用面積與更低規格的型號兼容
現有的Xilinx無線參考設計小結
現有的Xilinx無線Logicore IP小結
如需了解更多 Xilinx 無線解決方案的信息，請訪問 http://www.xilinx.com/cn/esp/wireless.htm