?? Cadence設(shè)計系統(tǒng)公司近日宣布，中國的硅產(chǎn)品解決方案公司芯原已采用Cadence InCyte Chip Estimator，幫助在設(shè)計過程的更早階段預(yù)測面積、時序、功耗和成本要求，使設(shè)計團隊可以做出最佳決策并加速其客戶的產(chǎn)品上市時間，同時降低成本。
?
? “Cadence InCyte Chip Estimator產(chǎn)品內(nèi)含晶圓代工和ASIC庫及IP信息，用于估計芯片的尺寸和功耗，而這是根據(jù)在架構(gòu)前級別上進行的工程計算得來的。”芯原設(shè)計統(tǒng)籌副總裁李念峰先生表示， “我們芯原的團隊獲益于這種能力，現(xiàn)在比以前能更精確地評估芯片設(shè)計和性能表現(xiàn)，因而降低項目風(fēng)險。”
? ?芯原在加速客戶ASIC設(shè)計從初始規(guī)格到硅產(chǎn)品、取得硅產(chǎn)品按時按規(guī)格一次成功方面具有廣泛的經(jīng)驗。 InCyte Chip Estimator借助了來自200多家IP供應(yīng)商和晶圓代工廠的數(shù)千款I(lǐng)P和代工廠模型，因而芯原的設(shè)計師們能夠利用這些數(shù)據(jù)，在設(shè)計周期的架構(gòu)階段更準(zhǔn)確地估計裸片尺寸和功耗，從而獲得硅產(chǎn)品的一次成功。
? “Cadence InCyte Chip Estimator能幫助我們的客戶做出關(guān)鍵的業(yè)務(wù)決策，”Cadence公司芯片規(guī)劃解決方案集團總監(jiān)Adam Traidman表示。 “它有助于在較早的架構(gòu)階段就準(zhǔn)確地估計芯片尺寸和功耗，并利用一個豐富的IP目錄。 這一技術(shù)依靠內(nèi)置的算法和模型，并借助于IC銷售團隊與客戶的并肩努力，提供了經(jīng)優(yōu)化的芯片設(shè)計和生產(chǎn)成本評估。 InCyte可以在幾乎任何設(shè)計架構(gòu)、IP、及硅產(chǎn)品工藝節(jié)點選擇上做到這一點。”
?? InCyte Chip Estimator內(nèi)集成的IP目錄可在www.ChipEstimate.com獲得。該工具利用了來自內(nèi)置庫數(shù)據(jù)庫和內(nèi)置芯片評估算法的尺寸和功耗信息，來估計IC裸片的尺寸、動態(tài)功耗及漏電功耗。 InCyte Chip Estimator還提供了先進的功耗控制方法，來定義功耗模式、利用多供電壓和電源關(guān)斷等節(jié)電技術(shù)、計算對功率的影響、并傳遞功耗意圖。