一、引言
電磁兼容（EMC）是指設備或系統在所處的電磁環境中能正常工作且不對該環境中任何其他事物構成不能承受的電磁騷擾的能力。電磁兼容技術是一門迅速發展的交叉學科，涉及電子、計算機、通信、航空航天、鐵路交通、電力、軍事以至人民生活各個方面在當今信息社會，隨著電子技術、計算機技術的發展，一個系統中采用的電氣及電子設備數量大大增加，而且電子設備的頻帶日益加寬，功率逐漸增大，靈敏度提高，聯接各種設備的電纜網絡也越來越復雜，特別隨著數字化產品的不斷問世，其電磁兼容性的設計越來越引起人們的重視。因為高速數字電路工作時，會產生大量的高頻干擾信號，處理不好，不僅影響本身性能，而且還會影響周圍環境。如VCD視盤機MPEG1視頻數據率和音頻數據率之和約1.5Mb／s；DVDMPEG2音視頻可變碼率平均為4.69Mb／s，最大速率達10.7Mb／s，處理系統又與高速的存儲器配合使用進行數據的讀寫。隨著碼率的不斷提高，數字信號處理的速度越來越快，產生與速度成正比的大量干擾脈沖，也頻率越來越高，幅度越來越大，這對產品的抗干擾設計帶來更大的難度，也是產品品質高低的關鍵所在。若處理不當，將影響音視頻的質量和讀盤糾錯能力。嚴重時高頻干擾脈沖會通過電源或空間輻射出來，影響周圍電子設備的正常工作。現以Car-VCD機為例討論數字AV產品的抗干擾設計。
二、數字電路的常見干擾噪聲
對數字AV產品的數字信號處理系統來說，常見的噪聲有以下幾種。
1、電源噪聲：主要由于受DSP電路、CPU、動態存儲器件和其它數字邏輯電路在工作過程中邏輯狀態高速變換造成系統電流和壓變化產生的噪聲、溫度變化時的直流噪聲以及供電電源本身產生的噪聲。
2、地線噪聲：系統內各部分的地線之間出現電位差或存在接地阻抗引起的接地噪聲。
3、反射噪聲：傳輸線路各部分的特性阻抗不同或與負載阻抗不匹配時，所傳輸的信號在終端（或臨界）部位產生反射，使信號形發生畸變或產生振蕩。
4、串擾噪聲：由于扁平電纜或束捆導線等傳輸線之間，印制電路板內平行印制導線之間的電磁感應以及高速開關電流通過分電容等寄生參數把無用信號成分疊加在目的信號上引起的噪聲。
三、抑制干擾噪聲的措施
1、電源和地線噪聲的抑制
在車用CD，VCD中大量地應用CMOS數字器件和數字模擬混合器件，當設備工作時這些器件同時工作會使電路板內的電源電壓和地電平波動，導致信號波形產生尖峰過沖或衰減振蕩，造成數字IC電路的噪聲容限下降而引起誤動作。其原因是數字IC的開關電流在電源線、地線上形成的電壓降與印制條和元器件引腳的分布電感所形成的感應電壓降，兩者起作用的結果。由于車用VCD中有多條高頻數字信號線，因此，電源和地線的干擾相當嚴重。其次，由于一部分CMOS電路是數字模擬混合器件，如D／A轉換器件，根據CMOS的基本理論，數字和模擬電路形成在同一個類型芯片上，如只有數字部分電源VDD供電，盡管模擬電源未接，VDD的電能會轉換到模擬部分上去，VDD電壓依然會出現于模擬電源VOC腳上。同樣，VDD上存在的噪聲亦會出現在VOC上，由于VDD和VOC上的噪聲作用造成數模混合電路，如音頻D／A PCM1710的THD+N和動態范圍下降，影響整機的性能。
為抑制電源和地線噪聲，筆者認為在車用VCD設計中可采取以下措施：（1）、選用貼片元件和盡可能縮短元件的引腳長度，以減小元件分布電感的影響；選用噪聲容限大的數字IC。（2）、在VDD及VOC電源端盡可能靠近器件接入濾波電容，以縮短開關電流的流通途徑，用10µF鋁電解和0.1µF獨石電容并聯接在電源腳上。對于MPEG板主電源輸入端和MPEG解碼芯片以及DRAM，SDRAM等高速數字IC的電源端可用鉭電解電容代替鋁電解電容，因為高頻時鉭電解的對地阻抗比鋁電解小得多。（3）、印制板布局時，要將模擬電路區和數字電路區合理地分開，電源和地線單獨引出，電源供給處匯集到一點；PCB布線時，高頻數字信號線要用短線，主要信號線最好集中在PCB板中心，時鐘發生電路應在板中心附近，時鐘扇出應采用菊鏈式或并聯布線，電源線盡可能遠離高頻數字信號線或用地線隔開。（4）、印制板的電源線和地線印制條盡可能寬，以減小線電阻，從而減小公共阻抗引起的干擾噪聲。（5）、對數模混合電路，VDD與 VOC應連到模擬電源VOC，AGND與DGND接到模擬地AGND。根據BB，PHILIPS，ALPINE公司實驗結果，建議把D／A器件視為模擬器件，MPEG電路與D／A器件連接中，D／A器件必須置于AGND上，同時要提供一條數字回路供這些數字噪聲／能量反饋回信號源，以減小數字器件的噪聲對模擬電路的影響，使D／A器件的動態特性提高。
根據實測VCD機MPEG解壓板數字電源VDD與模擬電源VOC的噪聲電平，得知電源上疊加的噪聲電平已相當小，VDD噪聲電平與VOC噪聲電平波形基本一致，且數字電源噪聲電平（VPP=85mV）明顯大于模擬電源的噪聲電平，這說明這些干擾脈沖主要由數字信號產生的。
2、反射干擾噪聲的抑制
在數字信號處理系統中，時鐘信號和數字信號傳輸因其傳輸線路始端和終端阻抗不匹配，所傳輸信號會在阻抗不連續處產生反射，使傳輸的信號波形出現上沖、下降和振蕩。反射還會降低器件噪聲容限。加大延遲時間，如傳輸線傳輸時間與所傳輸的延遲時間大致相同，引起的反射會帶來嚴重后果，有的使傳輸的信息產生錯誤，有的使電壓超過電路的極限值影響電路的正常工作。
通常情況下，傳輸線是無損耗線，單位長度傳輸線的傳輸時間τ=（LC）½，特性阻抗ZO=（L/C） ½，其中C，L為單位長度傳輸線的分布電容和分布電感。傳輸線最大匹配線長度lmax=tτv／k，式中，tτ為傳輸信號的前沿時間，v為電磁波在傳輸線中的傳播速度，用聚乙烯線時為 2×108 m／s，k為經驗常數，常取4-5。如果傳輸線的長度超過lmax，應在其始端和終端進行阻抗匹配。否則由于阻抗不匹配就會造成信號嚴重畸變。這里筆者以VCD機機芯DSP信號輸出端至MPEG板之間傳輸線為例進一步加以說明。用長10cm束捆線和長60cm扁平電纜作傳輸線進行對比實驗, 先用束捆線作實驗，用YOKOGAWA DL-1540數字波器測得DSP輸出端和MPEG板輸入端的波形基本一致，上升沿時間tτ10 ns，其 lmax=50cm，因此束捆線長度小于lmax，故不必進行阻抗匹配。若把束捆線換成長60cm的扁平電纜，根據波形知，換成扁平電纜后，波形畸變明顯變大，主要是上升沿變差，上升時間tτ變大和波形的峰谷比變大。其原因是扁平電纜的長度大于lmax，傳輸電纜要作長線處理，其阻抗必須進行匹配。DSP 輸出的上升時間變長是由于反射至DSP輸出端反射波反射系數有正有負而形成波峰和波谷使上升時間變長，DATA，LRCK波形也有類似情況。
上述比較實驗顯示，要想抑制反射干擾，就要設法使發送端和終端的阻抗匹配，或者把傳輸線的長度盡可能縮短，即l
（1）、DSP輸出端加適當電阻使之與束捆線和扁平電纜的特性阻抗基本一致，使發送端的阻抗基本匹配，以抵消數字信號脈沖上升／下降的過沖。
（2）、把束捆線的長度縮短為l<
（3）、用終端二極管取代匹配電阻，此法已廣泛應用于數字IC的芯片制作中，作為輸入輸出端的匹配和保護網絡。這種匹配方法有以下優點：能改善終端波形；對發送端的電平高低沒有影響；補設方便，同機有多個負載時達到最佳匹配；具有保護作用，有效抑制過沖脈沖。
（4）、加整形電路可減小因連接線不匹配引起干擾噪聲，整形電路通常加在輸入端前，但要注意不能使信號產生新的相位變化。
3、數字信號的串擾抑制
所謂串擾是指信號傳輸線在傳輸信號的過程中，在其相鄰信號線上引起嚴重的干擾噪聲，大多發生在扁平電纜、束捆導線或印制板電路上平行的印制導線之間。串擾的強弱與相鄰2信號線之間的互阻抗和信號本身的阻抗有關。下面討論扁平電纜的串擾問題。
現代數字AV產品中，廣泛使用扁平電纜做連接導線，雖有很多優點，但若使用不當，很易發生串擾，影響數字產品的正常工作。扁平電纜的各導線之間均有分布電容，經測量，每10cm長的相鄰導線間的分布電容約3pF。頻率為100MHz時，1pF電容的阻抗為1.6kΩ，而且扁平電纜導線的分布電容與其長度成正比，布線較長時串擾更嚴重。以VCD機為例，信號為數百千赫茲、數兆赫茲的方波和10～20MHz的時鐘信號，其含有的幾十倍的高次諧波，信號頻譜最高的近數百兆赫茲，這種高頻分量極易通過扁平電纜各導線之間的分布電容相互串擾。通過對比實驗，分別用60cm長扁平電纜和10cm長的束捆線連接DSP與 MPEG板，得知，60cm扁平電纜上的干擾明顯比l0cm長束捆線上的干擾大得多，說明扁平電纜分布電容與長度成正比，干擾又與分布電容成正比。如把 DSP輸出端的BCK時鐘斷開，LRCK干擾點明顯減少和干擾脈沖幅度下降。由此說明干擾大部分來自BCK方波信號，控制好導線間距離可降干擾。在車用 VCD中采取了以下措施：
（1）、盡可能縮短信號線的傳輸長度。
（2）、在多種電平的信號傳輸時，應盡量把前后沿時間相近的同級電平信號劃為一組傳輸。DATA，BCK，LRCK信號與主時鐘之間用一根地線相互隔離。必要時用屏蔽線代替束捆線來傳輸MCLK和BCK時鐘，減小串擾和輻射。
（3）、在雙面印制板布線時，正面傳輸高頻數字信號和時鐘信號，在其傳輸印制電路背面盡可能加大接地面積，這樣由于平行導線間的分布電容在導線接近地平面時會變小的緣故，信號線之間串音干擾會減小；在MPEG芯片，DRAM，SDRAM及其它高速數字器件印制板布線時，其背面布上大片地線，地線旁路屏蔽器件產生的高頻脈沖噪聲。
四、數字信號處理系統的抗干擾設計
實際上，電源線電流變化產生的感應壓降、數字信號傳輸的反射干擾和數字信號間的串擾相互之間有著密切聯系且密不可分。反映在數字信號處理系統中，其危害性最大的是高頻脈沖噪聲。所以，抑制高頻脈沖噪聲是數字AV產品電磁兼容性設計的重要組成部分。
如在VCD整機調試過程中遇到整機工作時功能出錯，通過內置檢測程序檢測CPU和MPEG芯片CL680A1連接處，用示波器觀察HRDY和HCK上的高頻毛刺較大，采用在HRDY上并聯一個51pF電容，用觸發器對HCK進行整形，用內置檢測程序檢測數據通信的準確率達到100％，整機工作完全正常。為提高系統的抗干擾性能，在數字AV產品中可采用如下措施：
（1）、增加總線的抗干擾能力。采用三態門方式總線結構，總線加上拉電阻使總線在瞬間處于穩定的高電平而消除總線處于電壓不穩定的懸浮狀態，總線須加緩沖器。
（2）、用軟件消除干擾。在系統設計時，雖在硬件上作了種種改進，但不可能完全消除干擾，如出現系統“死機”和數據傳輸錯誤等，從軟件著手可加以改進：使用監控計時器（Watch Dog Timer）來檢測系統是否受干擾，一旦系統受到干擾則立即采取中斷系統重新初始化后再啟動，以消除干擾影響。采用軟件容錯技術就是承認故障和錯誤是客觀事實，并考慮采取措施來消除、抑制、減小其造成的影響。
（3）、提高系統控制信號抗干擾能力。在系統中通常有RESET，STB等控制線，CPU與其控制器件的傳輸距離較遠且控制線阻抗較高，易受脈沖噪聲干擾，在被控器件的對等控制信號端并接一個20pF電容以消除干擾，而對RESET等控制信號并接0.01µF電容，干擾問題也可解決。對控制線加緩沖驅動器，使控制線的阻抗變低，也具有抑制干擾的作用。
（4）、IC未用端的處理。對未用端一定要妥善處理，否則噪聲很容易通過分布電容對電路造成干擾。如TTL、CMOS電路的不用端加1～10kΩ的上拉電阻，觸發器不用的輸出端并聯一個小容量的陶瓷電容等。
五、結束語
國際上十分重視電子產品的EMC設計，歐美、日本等的電子產品的電磁兼容標準是強制執行的。在汽車數字AV產品設計、試制過程中，應把EMC設計作為設計過程的重要一環，從元件選購、電路板設計及整機整體布局應嚴格按照數字電路的抗干擾設計要求。